DSP喬瑞萍TMSCx片內(nèi)外設(shè)

會計學(xué)1DSP喬瑞萍TMSCx片內(nèi)外設(shè)圖6-1時鐘電路第1頁/共78頁●內(nèi)部振蕩電路驅(qū)動方式：將一個晶體跨接到X1和X2/CLKIN引腳兩端，使內(nèi)部振蕩器工作，圖中的電路工作在基波方式，建議C1和C2用10pF。如果工作在諧波方式，則還要加一些元件。●外部時鐘源驅(qū)動方式：將一個外部時鐘信號直接加到X2/CLKIN引腳(X1空著不接)。●硬件配置的PLL(如TMS320C541、TMS320C542、TMS320C543、TMS320C545和TMS320C546)；●軟件可編程PLL(如TMS320C545A、TMS320C546A和TMS320C548)。第2頁/共78頁1．硬件配置的PLL

通過設(shè)定TMS320C54x的3個引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來完成PLL的配置。時鐘方式的配置方法如表6-1所示。第3頁/共78頁表6-1時鐘方式的配置方法引腳狀態(tài)時鐘方式CLKMD1CLKMD2CLKMD3選項1選項2000用外部時鐘源，PLL×3用外部時鐘源，PLL×5110用外部時鐘源，PLL×2用外部時鐘源，PLL×4100用內(nèi)部振蕩器，PLL×3用內(nèi)部振蕩器，PLL×5010用外部時鐘源，PLL×1.5用外部時鐘源，PLL×4.5001用外部時鐘源，頻率除以2用外部時鐘源，頻率除以2111用內(nèi)部振蕩器，頻率除以2用內(nèi)部振蕩器，頻率除以2101用外部振蕩器，PLL×1用外部時鐘源，PLL×1011停止方式停止方式第4頁/共78頁2．軟件可編程PLL

軟件可編程PLL是一種高度靈活的時鐘控制方式，它的時鐘定標(biāo)器提供各種時鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。PLL的鎖定定時器可以用于延遲轉(zhuǎn)換PLL的時鐘方式，直到鎖定為止。通過軟件編程，可以選用以下兩種時鐘方式中的一種：第5頁/共78頁●PLL方式。輸入時鐘(CLKIN)乘以0.25～15共31個系數(shù)中的一個系數(shù)。這是靠PLL電路來完成的?！馜IV(分頻器)方式。輸入時鐘(CLKIN)除以2或4。當(dāng)采用DIV方式時，所有的模擬電路，包括PLL電路都關(guān)斷，以使功耗最小。軟件可編程PLL通過讀/寫時鐘方式寄存器(CLKMD)來完成。

第6頁/共78頁6.1.2時鐘模塊編程軟件可編程PLL可以對時鐘方式寄存器(CLKMD)編程加載，以配置成所要求的時鐘方式。CLKMD寄存器是16位存儲器映像寄存器，地址為0058H。它是用來定義PLL時鐘模塊中的時鐘配置。CLKMD的結(jié)構(gòu)如圖6-2所示。第7頁/共78頁圖6-2CLKMD的結(jié)構(gòu)151211103210PLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUSR/WR/WR/WR/WR/WR第8頁/共78頁表6-2時鐘方式寄存器(CLKMD)各位段的功能位名稱功能0PLLSTATUSPLL的狀態(tài)位。指示時鐘發(fā)生器的工作方式(只讀)PLLSTATUS=0分頻器(DIV)方式PLLSTATUS=1PLL方式1PLLNDIVPLL時鐘發(fā)生器選擇位。決定時鐘發(fā)生器的工作方式PLLNDIV=0采用分頻器(DIV)方式PLLNDIV=1采用PLL方式與PLLMUL以及PLLDIN一起定義頻率的乘數(shù)(見表6-3)第9頁/共78頁第10頁/共78頁表6-3PLL的乘數(shù)PLLNDIVPLLDIVPLLMUL乘數(shù)0X0～140.50X150.25100～14PLLMUL+110151110或偶數(shù)(PLLMUL+1)÷211奇數(shù)PLLMUL÷4第11頁/共78頁6.1.3低功耗(節(jié)電)模式

TMS320C54x器件有四種節(jié)電模式，此時，可以通過停止DSP內(nèi)部的不同時鐘，使TMS320C54x的核心進(jìn)入休眠狀態(tài)，降低功耗，且能保持CPU中的內(nèi)容。當(dāng)節(jié)電模式結(jié)束時，喚醒DSP可以連續(xù)工作下去。 通過執(zhí)行IDLE1、IDLE2和IDLE3三條指令，或使信號為低電平，可使處理器進(jìn)入不同的節(jié)電模式。表6-4列出了四種節(jié)電特性。第12頁/共78頁表6-4四種節(jié)電工作方式IDLE1IDLE2IDLE3操作特性YesYesYesYesCPU暫停YesYesYesNoCPU時鐘停止NoYesYesNo外圍電路時鐘停止NoNoYesNo鎖相環(huán)(PLL)停止NoNoNoYes外部地址線處高阻狀態(tài)NoNoNoYes外部數(shù)據(jù)線處高阻狀態(tài)NoNoNoYes外部控制信號處高阻狀態(tài)第13頁/共78頁第14頁/共78頁1)IDLE1模式

IDLE1暫停所有的CPU活動，但片內(nèi)外設(shè)仍在工作。片內(nèi)外設(shè)如串口定時器等的中斷可喚醒CPU結(jié)束節(jié)電工作方式。

2)IDLE2模式

IDLE2暫停CPU和片內(nèi)外設(shè)的工作。由于片內(nèi)外設(shè)也停止了工作，不能產(chǎn)生中斷，因而其喚醒方式不同于IDLE1，但是，其功耗卻明顯降低。第15頁/共78頁3)IDLE3模式

IDLE3模式類同于IDLE2，它使片內(nèi)鎖相環(huán)PLL暫停工作，這樣就完全使TMS320C54x停止了工作。與IDLE2相比，IDLE3更顯著地降低了功耗。

4)HOLD模式

HOLD模式是另外一種節(jié)電模式，它使外部地址總線、數(shù)據(jù)總線和控制總線進(jìn)入高阻狀態(tài)，也可以使CPU暫停工作，這取決于HM位的狀態(tài)。第16頁/共78頁6.2中斷系統(tǒng)6.2.1中斷結(jié)構(gòu)

1．中斷類型

TMS320C54x中斷既支持硬件中斷，也支持軟件中斷。軟件中斷由程序指令引起，如INTR、TRAP或RESET。硬件中斷有外部硬件中斷和內(nèi)部硬件中斷。外部硬件中斷由外部中斷口的信號觸發(fā)；內(nèi)部硬件中斷由片內(nèi)外圍電路的信號觸發(fā)。軟件中斷不分優(yōu)先級，硬件中斷有優(yōu)先級。第17頁/共78頁

當(dāng)多個硬件中斷同時請求時，TMS320C54x根據(jù)優(yōu)先級別的不同對其進(jìn)行服務(wù)，TMS320C54x的硬件中斷優(yōu)先級見附錄3，其中，1為最高優(yōu)先級。第18頁/共78頁

無論是硬件中斷還是軟件中斷，TMS320C54x的中斷可分為如下兩大類。

1)可屏蔽中斷可屏蔽中斷是可用軟件來屏蔽或開放的中斷，即通過對中斷屏蔽寄存器(IMR)中的相應(yīng)位和狀態(tài)寄存器(ST1)中的中斷允許控制位INTM編程來屏蔽或開放該中斷。TMS320C54x最多可以支持16個用戶可屏蔽中斷(SINT15～SINT0)，但有的處理器只用了其中的一部分。有些中斷有兩個名稱，如TMS320C541。第19頁/共78頁2)非可屏蔽中斷非可屏蔽中斷是不能用軟件來屏蔽的中斷，不受IMR和INTM位的影響。TMS320C54x對這一類中斷總是響應(yīng)的，并從主程序轉(zhuǎn)移到中斷服務(wù)程序。第20頁/共78頁2．中斷管理寄存器

1)中斷標(biāo)志寄存器中斷標(biāo)志寄存器(IFR，InterruptFlagRegister)是一個16位存儲器映像的CPU寄存器，位于數(shù)據(jù)存儲器空間內(nèi)，地址為0001H。當(dāng)一個中斷出現(xiàn)的時候，TMS320C54xDSP收到了一個相應(yīng)的中斷請求(中斷掛起)，此時，IFR中相應(yīng)的中斷標(biāo)志位為1。TMS320C541IFR的位定義如圖6-3所示，各位對應(yīng)的可屏蔽中斷源的說明見附錄3。第21頁/共78頁6-3圖TMS320C541的位定義151211109876ResResResResINT3XINT1RINT1543210XINT0RINT0TINTINT2INT1INT0第22頁/共78頁2)中斷屏蔽寄存器在狀態(tài)寄存器ST1中的第11位INTM是中斷方式位，該位是可屏蔽中斷的總允許控制位。INTM=0時，開放全部可屏蔽中斷；INTM=1時，禁止所有可屏蔽中斷。

INTM不修改中斷標(biāo)志寄存器(IFR)和中斷屏蔽寄存器(IMR，InterruptMaskRegister)。第23頁/共78頁圖6-4TMS320C541IMR的位定義151211109876ResResResResINT3XINT1RINT1543210XINT0RINT0TINTINT2INT1INT0第24頁/共78頁3．中斷向量

TMS320C54x給每個中斷源都分配有一個確定的中斷向量偏移地址(見附錄3)，該地址為可屏蔽中斷服務(wù)程序進(jìn)入各中斷源服務(wù)程序的偏移地址，這樣以來，可判斷中斷源的身份，并進(jìn)入對應(yīng)中斷源的服務(wù)程序。第25頁/共78頁圖6-5中斷向量地址的形成第26頁/共78頁6.2.2中斷流程

1．接受中斷請求當(dāng)發(fā)生硬件和軟件指令請求中斷時，IFR中相應(yīng)的標(biāo)志位置為有效電平。無論DSP是否響應(yīng)中斷，該標(biāo)志都處于有效電平。在相應(yīng)中斷發(fā)生時，該標(biāo)志自動清除。硬件中斷有外部和內(nèi)部之分。外部硬件中斷由外部接口信號自動請求，內(nèi)部硬件中斷由片內(nèi)外設(shè)信號自動請求。軟件中斷都是由程序中的指令I(lǐng)NTR、TRAP和RESET產(chǎn)生的。第27頁/共78頁(1)INTRK：該指令可啟動TMS320C54x的任何中斷。

(2)TRAPK：TRAP與INTR的不同之處是TRAP中斷時，不需要設(shè)置INTM位。

(3)RESET：該指令可在程序的任何時候發(fā)生，它使處理器返回一個已知狀態(tài)。第28頁/共78頁2．響應(yīng)中斷對于軟件中斷和非可屏蔽中斷，CPU立即響應(yīng)。如果是可屏蔽中斷，只有滿足以下條件才能響應(yīng)：

(1)優(yōu)先級別最高。

(2)ST1中的INTM位為0，允許可屏蔽中斷。

(3)IMR中的相應(yīng)位為1，允許可屏蔽中斷。第29頁/共78頁3．執(zhí)行中斷服務(wù)程序響應(yīng)中斷之后，CPU將執(zhí)行下列操作：

(1)將PC值(即返回地址)壓入堆棧。

(2)將中斷向量的地址裝入PC；將程序引導(dǎo)至中斷服務(wù)程序ISR。

(3)現(xiàn)場保護(hù)，將某些要保護(hù)的寄存器和變量壓入堆棧。第30頁/共78頁(4)執(zhí)行中斷服務(wù)程序ISR。(5)恢復(fù)現(xiàn)場，以逆序?qū)⑺Ｗo(hù)的寄存器和變量彈出堆棧。(6)中斷返回，從堆棧彈出返回地址加載到PC。(7)繼續(xù)執(zhí)行被中斷的程序。第31頁/共78頁圖6-6中斷操作流程圖第32頁/共78頁6.2.3中斷編程 第4章的例20就是一個簡單完整的中斷程序模板，中斷過程如圖6-7所示。利用軟件仿真外部硬件中斷int2，程序中的開放中斷和中斷服務(wù)程序片段如下：第33頁/共78頁STM#0,SWWSR ；開中斷

RSBXINTMSTM#04H,IMR

INT_2: SFTAA,8 ；中斷服務(wù)程序

RETE第34頁/共78頁圖6-7中斷過程第35頁/共78頁INT_2引起標(biāo)準(zhǔn)中斷矢量表程序相應(yīng)的int2變化如下：**************************************************************************中斷矢量表程序****************************************************************************.title"vectors.asm" ；定義段的名稱為vectors.refstart ；程序入口

.refINT_2.sect"vectors"第36頁/共78頁reset:Bstart ；復(fù)位引起的中斷

nopnopnmi:RETE ；使能NMI中斷

NOPNOPNOP第37頁/共78頁sint17.space4*16 ；程序內(nèi)部的軟件中斷sint18.space4*16sint19.space4*16sint20.space4*16sint21.space4*16sint22.space4*16sint23.space4*16sint24.space4*16sint25.space4*16第38頁/共78頁sint26.space4*16sint27.space4*16sint28.space4*16sint29.space4*16sint30.space4*16int0:RETE ；外部中斷0NOPNOPNOP第39頁/共78頁int1:RETE ；外部中斷1nopnopnopint2:bINT_2 ；外部中斷2nopnopnop

第40頁/共78頁tint:RETE ；定時器中斷

NOPNOPNOPrint0:RETE ；串口0接收中斷

NOPNOPNOP第41頁/共78頁xint0:RETE ；串口0發(fā)送中斷

NOPNOPNOPrint1:RETE ；串口1接收中斷

NOPNOPNOP第42頁/共78頁xint1:RETE ；串口1發(fā)送中斷

NOPNOPNOPInt3:RETE ；外部中斷3nopnopnop.end第43頁/共78頁6.3定時器6.3.1定時器結(jié)構(gòu)定時器主要由3個寄存器所組成：定時器寄存器(TIM，TimerRegisters)、定時器周期寄存器(PRD，TimerPeriodRegisters)和定時器控制寄存器(TCR，TimerControlRegisters)。這3個寄存器都是16位存儲器映像寄存器，在數(shù)據(jù)存儲器中的地址分別為0024H、0025H和0026H(見附錄4)。TIM是一個減1計數(shù)器；PRD中存放時間常數(shù)；TCR中包含有定時器的控制位和狀態(tài)位。定時器的功能框圖如圖6-8所示。第44頁/共78頁圖6-8定時器的功能框圖第45頁/共78頁

圖6-8中含一個16位的主計數(shù)器(TIM)和一個4位預(yù)定標(biāo)計數(shù)器(PSC)。TIM從周期寄存器PRD加載，PSC從周期寄存器TDDR加載。定時器的典型操作順序為

(1)在每個CLKOUT脈沖后PSC減1，直到它變?yōu)?。

(2)在下一個CLKOUT周期，TDDR加載新的除計數(shù)值到PSC，并使TIM減1。

第46頁/共78頁(3)以同樣方式，PSC和TIM連續(xù)進(jìn)行減操作，直到TIM減為0。

(4)在下一個CLKOUT周期，將定時器中斷信號(TINT)送到CPU，同時又用另一脈沖送到TOUT引腳，把新定時器計數(shù)值從PRD加載到TIM，并使PSC再次減1。因此，定時器中斷的速率為TINT速率=第47頁/共78頁6.3.2定時器編程定時器可訪問的寄存器有三個：TIM、PRD和TCR。TIM和PRD這兩種寄存器共同工作，提供定時器的當(dāng)前計數(shù)值。讀TIM可以知道定時器中的當(dāng)前值。在正常情況下，當(dāng)TIM減到0后，PRD中的時間常數(shù)自動地加載到TIM。當(dāng)系統(tǒng)復(fù)位(=1)或定時器復(fù)位(TRB=1)時，PRD中的時間常數(shù)重新加載到TIM。

第48頁/共78頁控制寄存器(TCR)包含的控制位有下列功能：●控制定時器模式；●指定定時器預(yù)先定標(biāo)計數(shù)器的當(dāng)前計數(shù)值；●重新加載定時器；●啟動、停止定時器；●定義定時器的分頻系數(shù)。TCR的結(jié)構(gòu)如圖6-9所示。第49頁/共78頁圖6-9TCR的結(jié)構(gòu)15121110965430ResSoftFreePSCTRBTSSTDDR第50頁/共78頁TCR中各控制位和狀態(tài)位的功能描述如下：

TDDR(TimerDivide-DownRatio)：定時器分頻系數(shù)。按此分頻系數(shù)對CLKOUT進(jìn)行分頻，以改變定時周期。當(dāng)PSC減到0后，以TDDR中的數(shù)重新加載PSC。復(fù)位時，TDDR各位清零。

TSS(TimerStopStatus)：定時器停止?fàn)顟B(tài)位，用于停止或啟動定時器。TSS=0時，定時器啟動工作；TSS=1時，定時器停止工作，關(guān)閉定時器可以減小器件的功耗。復(fù)位時，TSS位清零，定時器立刻開始定時。第51頁/共78頁TRB(TimerReload)：定時器重新加載位，用來復(fù)位片內(nèi)定時器。當(dāng)TRB置1時，TIM裝入PRD中的數(shù)，并且PSC裝入TDDR中的值。TRB總是讀成0。

PSC(TimerPrescalerCounter)：定時器預(yù)定標(biāo)計數(shù)器。當(dāng)PSC減到0后，PSC裝入TDDR中的值，并且TIM減1。PSC可被TCR讀取，但不能直接寫入。

Soft、Free：這兩位結(jié)合起來使用，以仿真在HLL調(diào)試程序遇到斷點時定時器的狀態(tài)。當(dāng)Soft=0、Free=0時，定時器立即停止工作；當(dāng)Soft=1、Free=0且計數(shù)器減到0時，定時器停止工作；當(dāng)Soft=x、Free=1時，定時器繼續(xù)運行。第52頁/共78頁Res：保留位讀成0。讀TIM和TCR要用兩條指令，在兩次讀之間有可能發(fā)生讀數(shù)變化。因此，若需要精確的定時測量，就應(yīng)當(dāng)在讀這兩值之前先關(guān)閉定時器。復(fù)位時，TIM和PRD都置成最大值(FFFFH)，定時器的分頻系數(shù)TCR中的TDDR置0，定時器啟動。第53頁/共78頁

定時器初始化步驟及其所對應(yīng)的指令如下：

(1)將TCR中的TSS位(停止?fàn)顟B(tài)位)置1，關(guān)閉定時器。

STM #0010H，TCR(2)加載PRD。

STM #0100H，PRD；TINT周期=CLKOUT×(TDDR+1)×(PRD+1)(3)重新加載TCR(使TDDR初始化；令TSS位為0，以接通CLKOUT；重新加載位TRB位置1，以使TIM減到0后重新加載PRD)，啟動定時器。第54頁/共78頁STM #0C20H，TCR；SOft=1，F(xiàn)ree=1，定時器遇到斷點后繼續(xù)進(jìn)行若要開放定時中斷，必須(假定INTM=1)做到以下幾點：●將IFR中的TINT位置1，清除尚未處理完的定時器中斷。

STM #0008H，IFR ●將IMR中的TINT位置1，開放定時器中斷。

STM #0008H，IMR●將STI中的INTM位置0，從整體上開放中斷。

RSBX INTM第55頁/共78頁6.4主機接口6.4.1HPI結(jié)構(gòu)及其工作方式

HPI主要由五個部分組成，如圖6-10所示。

(1)HPI存儲器(DARAM)：用于TMS320C54x與主機間傳送數(shù)據(jù)。

(2)HPI地址寄存器(HPIA)：由主機對其直接訪問，存放當(dāng)前尋址HPI存儲單元的地址。第56頁/共78頁圖6-10主機接口的組成框圖第57頁/共78頁(3)HPI數(shù)據(jù)鎖存器(HPID)：由主機對其直接訪問，存放當(dāng)前進(jìn)行讀/寫的數(shù)據(jù)。

(4)HPI控制寄存器(HPIC)：TMS320C54x和主機都能對其直接訪問，用于主處理器與DSP相互握手，實現(xiàn)相互中斷請求。

(5)HPI控制邏輯：用于處理HPI與主機之間的接口信號。第58頁/共78頁6.4.2HPI接口設(shè)計

HPI提供靈活而方便的接口，接口外圍電路簡單。TMS320C54xHPI與主機相連時，幾乎不需要附加其他的邏輯電路。圖6-11給出了其連接框圖。

HPI接口信號可分為以下幾類：●數(shù)據(jù)總線：HD0～HD7，即數(shù)據(jù)總線寬度為8位?！竦刂房偩€?！窨刂凭€?！裎帐志€。第59頁/共78頁圖6-11TMS320C54xHPI與主機的連接框圖第60頁/共78頁6.4.3HPI控制寄存器

HPI有三個可訪問的寄存器：HPIA、HPID和HPIC。主機要通過HPI接口訪問TMS320C54x片內(nèi)RAM，首先要初始化HPIC，然后設(shè)置HPIA，最后讀寫TMS320C54x的片內(nèi)RAM，對HIPD進(jìn)行操作。HPIC是一個16位存儲器映像寄存器，在數(shù)據(jù)存儲器空間的地址為002CH。HPIC中有4個狀態(tài)位控制著HPI的操作，各位的含義如下。第61頁/共78頁BOB：字節(jié)選擇位。SMOD：尋址方式選擇位。DSPINT：主機向TMS320C54x發(fā)出中斷位。HINT：TMS320C54x向主機發(fā)出中斷位。第62頁/共78頁圖6-12主機和TMS320C54x訪問HPIC寄存器的結(jié)果(a)主機讀HPIC；(b)主機寫HPIC；(c)TMS320C54x讀HPIC；(d)TMS320C54x寫HPIC第63頁/共78頁6.5串行口6.5.1串行口概述

TMS320C54x具有高速、全雙工串行口，可以與串行設(shè)備(如編解碼器和串行A/D轉(zhuǎn)換器)直接通信，也可用于多處理器系統(tǒng)中處理器之間的通信。第64頁/共78頁

所謂串行通信，就是發(fā)送器將并行數(shù)據(jù)逐位移出成為串行數(shù)據(jù)流，接收器將串行數(shù)據(jù)流以一定的時序和一定的格式呈現(xiàn)在連接收/發(fā)器的數(shù)據(jù)線上。

TMS320C54x有三種類型的串行口：標(biāo)準(zhǔn)同步串行口(SPI)、緩沖串行口(BSP)和時分多路串行口(TDM)。標(biāo)準(zhǔn)同步串行口(SPI，SerialPortInterface)：有兩個獨立的緩沖器用于傳送數(shù)據(jù)，接收緩沖器和發(fā)送緩沖器，每個緩沖器有一條可屏蔽的中斷線。串行數(shù)據(jù)可以按8位字或16位字轉(zhuǎn)換。第65頁/共78頁

緩沖串行口(BSP，BufferedSerialPort)：在標(biāo)準(zhǔn)同步串行口的基礎(chǔ)上增加了一個自動緩沖單元(ABU)。BSP是一種增強型標(biāo)準(zhǔn)串行口，它是全雙工的，并有兩個可設(shè)置大小的緩沖區(qū)。緩沖同步串口支持高速的傳送，并減少中斷服務(wù)的次數(shù)。ABU利用獨立于CPU的專用總線，讓串行口直接讀/寫TMS320C54x的接收/發(fā)送緩沖區(qū)。時分多路復(fù)用串行接口(TDM，Time-DivisionMultiplexed)：允許同一個串口以分時方式傳送多路數(shù)據(jù)，TDM為多處理器通信提供了一種簡單而有效的方式。第66頁/共78頁6.5.2串行口的組成框圖標(biāo)準(zhǔn)同步串行口由16位發(fā)送數(shù)據(jù)寄存器(DXR)、接收數(shù)據(jù)寄存器(DRR)、發(fā)送移位寄存器(XSR)、接收移位寄存器(RSR)以及控制電路組成。每個串行口的發(fā)送和接收部分都有與之相關(guān)聯(lián)的時鐘、幀同步脈沖以及數(shù)據(jù)信號。其組成如圖6-13所示。

TMS320C54x通過3條信號線連接到串口。圖6-14給出了兩個TMS320C54x進(jìn)行串行通信的硬件連接圖。下面將介紹串行口接收和發(fā)送數(shù)據(jù)的過程。第67頁/共78頁CPU發(fā)送數(shù)據(jù)時，先將要發(fā)送的數(shù)據(jù)寫到DXR上。若上一個字已串行傳送到串行發(fā)送數(shù)據(jù)引腳信號(DX)引腳上，此時，XSR是空的，則將DXR中的數(shù)據(jù)拷貝到XSR。在發(fā)送時的幀同步信號(FSX)和發(fā)送時鐘信號(CLKX)的作用下，將XSR中的數(shù)據(jù)送到DX引腳輸出。接收數(shù)據(jù)時，在接收時的幀同步信號(FSR)和接收時鐘信號(CLKR)的作用下，將來自串行數(shù)據(jù)信號(DR)引腳的數(shù)據(jù)先移位到RSR，再從RSR拷貝至DRR，CPU從DRR中讀取數(shù)據(jù)。

第68頁/共78頁圖6-13串行口的組成框圖第69頁/共78頁圖6-14串行口傳送數(shù)據(jù)連接圖第70頁/共78頁6.5.3串行口編程串行口可通過訪問3