《微型計(jì)算機(jī)技術(shù)》第4章 內(nèi)存儲(chǔ)器接口的基本技術(shù)

2023/1/301微型計(jì)算機(jī)技術(shù)WeixinɡJisuɑnjiJishu

（第3版）

2023/1/302

第4章

內(nèi)存儲(chǔ)器接口的基本技術(shù)2023/1/303內(nèi)存儲(chǔ)器接口的基本技術(shù)4.1三種典型的半導(dǎo)體存儲(chǔ)芯片4.2內(nèi)存儲(chǔ)器接口的基本技術(shù)4.316位微型計(jì)算機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口2023/1/3044.1三種典型的半導(dǎo)體存儲(chǔ)芯片4.1.1存儲(chǔ)器的分類(lèi)4.1.2半導(dǎo)體存儲(chǔ)器芯片的發(fā)展4.1.3半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)框圖4.1.4半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)4.1.5三種半導(dǎo)體存儲(chǔ)器芯片簡(jiǎn)介2023/1/3054.1.1存儲(chǔ)器的分類(lèi)存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中必不可少的組成部分，用來(lái)存放計(jì)算機(jī)系統(tǒng)工作時(shí)所用的信息——程序和數(shù)據(jù)。根據(jù)其在計(jì)算機(jī)系統(tǒng)中的地位可分為內(nèi)存儲(chǔ)器（簡(jiǎn)稱(chēng)內(nèi)存）和外存儲(chǔ)器（簡(jiǎn)稱(chēng)外存），內(nèi)存儲(chǔ)器又稱(chēng)為主存儲(chǔ)器（簡(jiǎn)稱(chēng)主存），外存儲(chǔ)器又稱(chēng)為輔助存儲(chǔ)器（簡(jiǎn)稱(chēng)輔存）。2023/1/306

SRAM RAM

內(nèi)存儲(chǔ)器

DRAM ROM ROMEPROM E2PROM存儲(chǔ)器

FLASHMEMORY FLOPPYDISK DISK HARDDISK

外存儲(chǔ)器

CD OPTICALDISKDVD MO2023/1/307內(nèi)存與外存

存在于主機(jī)內(nèi)的存儲(chǔ)器稱(chēng)為內(nèi)存儲(chǔ)器簡(jiǎn)稱(chēng)為內(nèi)存，又稱(chēng)為主存。存在于主機(jī)外的存儲(chǔ)器稱(chēng)為外存儲(chǔ)器簡(jiǎn)稱(chēng)為外存又稱(chēng)為輔存。內(nèi)存儲(chǔ)器通常是由半導(dǎo)體存儲(chǔ)器組成，而外存儲(chǔ)器的種類(lèi)較多，通常包括磁盤(pán)存儲(chǔ)器、光盤(pán)存儲(chǔ)器及磁帶存儲(chǔ)器等。2023/1/308半導(dǎo)體存儲(chǔ)器的分類(lèi)隨機(jī)存取器RAM(RandomAccessMemory)只讀存取器

ROM

(ReadOnlyMemory)

2023/1/309隨機(jī)存儲(chǔ)器

RAM(RandomAccessMemory)

特點(diǎn)：能讀能寫(xiě)，關(guān)機(jī)后信息消失。

分類(lèi)：靜態(tài)RAM<SRAM>

動(dòng)態(tài)RAM<DRAM>2023/1/3010SRAM

利用觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)表示“0”和“1”，

至少需要6個(gè)晶體管才能表示一個(gè)二進(jìn)制位。

SRAM功耗較大，容量較小，存取速度較快，價(jià)格較高，不需要刷新。

2023/1/3011SRAM2023/1/3012SRAM2023/1/3013SRAM的讀操作將需要讀取的數(shù)據(jù)的地址送到存儲(chǔ)器芯片。將讀寫(xiě)控制引腳WE#置高，片選信號(hào)CS#和輸出OE#置低。存儲(chǔ)器芯片驅(qū)動(dòng)數(shù)據(jù)輸出線(xiàn)，將存取的數(shù)據(jù)輸出。

2023/1/3014SRAM的寫(xiě)操作將要寫(xiě)入的數(shù)據(jù)地址送到存儲(chǔ)芯片將要寫(xiě)入的數(shù)據(jù)送入存儲(chǔ)器芯片將讀寫(xiě)控制引腳WE#和片選信號(hào)CS#置低。輸出信號(hào)OE#置高。2023/1/3015DRAM

利用MOS管的柵極對(duì)其襯底間的分布電容來(lái)保存信息，以?xún)?chǔ)存電荷的多少即電容端電壓的高低來(lái)表示“1”和“0”。可以由單管MOS管存放一位二進(jìn)制信息。2023/1/3016DRAM

優(yōu)點(diǎn)：

集成度高、功耗低、價(jià)格便宜 缺點(diǎn)：DRAM中的信息會(huì)因電容器的漏電而消失，一般信息只能保存2ms左右，為了保存DRAM中的信息，每隔1~2ms要對(duì)其進(jìn)行刷新,系統(tǒng)中必須配有刷新電路，存取速度較慢

微機(jī)系統(tǒng)中的內(nèi)存條都采用DRAM芯片。2023/1/3017DRAM2023/1/3018DRAM2023/1/3019DRAM對(duì)刷新操作進(jìn)行專(zhuān)門(mén)的控制，刷新地址可以由一個(gè)計(jì)數(shù)器提供一般對(duì)存儲(chǔ)器中的一行或二行同時(shí)進(jìn)行刷新。2023/1/3020只讀存儲(chǔ)器ROM(ReadOnlyMemory)

ROM的特點(diǎn)：是用戶(hù)在使用時(shí)只能讀出其中的信息，不能修改和寫(xiě)入新的該信息，其中信息由生產(chǎn)廠寫(xiě)入。信息可以一直保存，不會(huì)因?yàn)閿嚯姸А?023/1/3021ROM#

可編程ROM,PROM(ProgrammableROM)#可擦除的PROM,EPROM(ErasablePROM)#電可擦除PROM,E2PROM(ElectricallyErasablePROM)2023/1/3022可編程ROMPROM(ProgrammableROM)PROM中的程序和數(shù)據(jù)可由用戶(hù)寫(xiě)入，但只能寫(xiě)入一次，是一次性寫(xiě)入的ROM。存儲(chǔ)單元可以用半導(dǎo)體二極管、三極管、MOS三極管電路構(gòu)成。2023/1/3023可擦除的PROMEPROM(ErasablePROM)可由用戶(hù)自行寫(xiě)入數(shù)據(jù)和程序，寫(xiě)入后的內(nèi)容可由紫外線(xiàn)燈照射擦除，然后再可重新寫(xiě)入。EPROM可多次擦除，多次寫(xiě)入。為了擦除數(shù)據(jù)，需要將存取器從芯片上拔下。2023/1/3024電可擦除PROME2PROM(ElectricallyErasablePROM)

可用電信號(hào)擦除和改寫(xiě)的PROM,使用方便，又可表示為EAROM(ElectricallyAlterableROM)。 擦寫(xiě)方便、價(jià)格較高、使用受限。2023/1/3025閃速存儲(chǔ)器 (FlachMemory)

簡(jiǎn)稱(chēng)“閃存”，又稱(chēng)“快擦型存儲(chǔ)器” 具有整片電擦除和部分電擦除的優(yōu)點(diǎn)，具有耗電低、容量大、體積小、可靠性高、無(wú)需后備電池、可改寫(xiě)、重復(fù)使用性好等優(yōu)點(diǎn)。 廣泛應(yīng)用于微型計(jì)算機(jī)系統(tǒng)中，用來(lái)存放主板和顯卡上的BIOS，使BIOS的升級(jí)變得更容易。2023/1/30264.1.2半導(dǎo)體存儲(chǔ)器芯片的發(fā)展1.SDRAM2.DDRSDRAM3.DDR2SDRAM4.DDR3SDRAM2023/1/30271.SDRAMSDRAM（SynchronousDRAM，同步DRAM）是１９９６年底推出的DRAM芯片，它在一個(gè)CPU時(shí)鐘周期內(nèi)即可完成數(shù)據(jù)的訪問(wèn)和刷新，可與CPU的外頻同步工作，故稱(chēng)同步DRAM。由于實(shí)現(xiàn)工作頻率與CPU外頻同步化，CPU在傳輸數(shù)據(jù)時(shí)不再等待，效率比EDODRAM高出５０％。2023/1/3028SDRAMSDRAM采用雙存儲(chǔ)體結(jié)構(gòu)，當(dāng)CPU訪問(wèn)一個(gè)存儲(chǔ)體時(shí)，另一個(gè)存儲(chǔ)體就做好訪問(wèn)準(zhǔn)備，兩個(gè)存儲(chǔ)體自動(dòng)切換。高工作頻率也是SDRAM的一個(gè)特點(diǎn)。采用SDRAM芯片的內(nèi)存條為１６８引腳DIMM結(jié)構(gòu)，數(shù)據(jù)總線(xiàn)為６４位寬，可以單條使用，工作電壓為３.３V，具有高性能、低功耗、廉價(jià)的優(yōu)點(diǎn)。2023/1/30292.DDRSDRAMDDRSDRAM（DoubleDataRateSDRAM，雙倍數(shù)據(jù)速率SDRAM）

DDRSDRAM的核心建立在SDRAM的基礎(chǔ)上，但在速度和容量上都有提高，使用了更多、更先進(jìn)的同步電路。DDRSDRAM中有一個(gè)延時(shí)鎖定回路（Delay‐LockedLoop，DDL）來(lái)提供一個(gè)數(shù)據(jù)濾波信號(hào)。當(dāng)數(shù)據(jù)有效時(shí)，存儲(chǔ)器控制器可使用該濾波信號(hào)來(lái)精確定位數(shù)據(jù)，每１６位輸出一次，并且同步來(lái)自不同的雙存儲(chǔ)器模塊的數(shù)據(jù)。DDRSDRAM允許在時(shí)鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標(biāo)準(zhǔn)SDRAM的兩倍。DDRSDRAM在不提高時(shí)鐘頻率的情況下就能加倍提高SDRAM的速度和帶寬。2023/1/3030DDRSDRAMDDRSDRAM的內(nèi)存條采用１６８引腳DIMM結(jié)構(gòu)，６４位帶寬，外觀與SDRAM相似，但不完全兼容，采用2.5

V電壓。2023/1/30313.DDR２SDRAM

DDR２在DDR的基礎(chǔ)上新增加４位數(shù)據(jù)預(yù)?。ǎ碽itPrefetch）的特性，這是DDR２的關(guān)鍵技術(shù)之一，DRAM內(nèi)部都采用了４bank的結(jié)構(gòu)，內(nèi)存顆粒單元稱(chēng)為Cell，這是由內(nèi)存單元隊(duì)列（MemoryCellArray）構(gòu)成的。這時(shí)內(nèi)存顆粒的頻率分成三種：DRAM核心頻率、時(shí)鐘頻率和數(shù)據(jù)傳輸頻率。2023/1/3032DDR２SDRAM在DDR２中核心頻率和時(shí)鐘頻率已經(jīng)不一樣了，由于DDR２采用了４位數(shù)據(jù)預(yù)取技術(shù)，DDR２可以達(dá)到兩倍于DDR的帶寬。DDR為２bitPrefetch，其數(shù)據(jù)傳輸頻率是核心Cell工作頻率的２倍；DDR２為４bitPrefetch，其數(shù)據(jù)傳輸頻率為核心Cell工作頻率的４倍。這里必須指出的是，DDR２要達(dá)到兩倍于DDR的帶寬水平的前提是，DDR２SDRAM的外部時(shí)鐘頻率也是DDRSDRAM的２倍。2023/1/3033DDR２SDRAM采用DDR２SDRAM的內(nèi)存條采用２００、２２０、２４０（主流標(biāo)準(zhǔn)為２４０）引腳的FBGA封裝，內(nèi)存顆粒的工作電壓為1.８V，物理規(guī)格同DDRSDRAM不兼容。2023/1/30344.DDR３SDRAM

DDR３可達(dá)到的頻率上限超過(guò)２０００MHz，和DDR２一樣，它使用預(yù)讀取技術(shù)提升外部頻率并降低存儲(chǔ)單元運(yùn)行頻率，一次的預(yù)讀取位數(shù)是８bit。數(shù)據(jù)預(yù)讀取技術(shù)具體實(shí)現(xiàn)的方式是，用兩倍于DDR２SDRAM內(nèi)存的數(shù)據(jù)預(yù)取架構(gòu)來(lái)增強(qiáng)存儲(chǔ)單元并行運(yùn)行能力，在提供相同傳輸速率的同時(shí)降低了存儲(chǔ)單元的運(yùn)行頻率，和DDR４００／DDR２８００內(nèi)存的２００MHz存儲(chǔ)單元運(yùn)行頻率相比，DDR３１０６６內(nèi)存的存儲(chǔ)單元僅運(yùn)行在１３３MHz，由于存儲(chǔ)單元的頻率很難再往上提升，因此２００MHz的存儲(chǔ)單元運(yùn)行頻率達(dá)到了大規(guī)模應(yīng)用的極限，2023/1/3035DDR３SDRAM而DDR３還可以通過(guò)提升存儲(chǔ)單元頻率來(lái)提高DRAM輸出頻率，最終改善整個(gè)內(nèi)存模組能夠提供的帶寬。例如，現(xiàn)在最新的高性能DDR３SDRAM規(guī)格DDR３１３３３，其存儲(chǔ)單元的運(yùn)行頻率僅和DDR２６６７的２００MHz相當(dāng)，仍然存在上升空間。2023/1/3036DDR３SDRAM的特點(diǎn)

①點(diǎn)對(duì)點(diǎn)連接。這是為了提高系統(tǒng)性能而進(jìn)行的重要改動(dòng)，也是DDR３與DDR２的一個(gè)關(guān)鍵區(qū)別。在DDR３系統(tǒng)中，一個(gè)內(nèi)存控制器只與一個(gè)內(nèi)存通道打交道，而且這個(gè)內(nèi)存通道只能有一個(gè)插槽，因此，內(nèi)存控制器與DDR３內(nèi)存模組之間是點(diǎn)對(duì)點(diǎn)的關(guān)系（單物理Bank的模組），或者是點(diǎn)對(duì)雙點(diǎn)的關(guān)系（雙物理Bank的模組），從而大大地減輕了地址／命令控制與數(shù)據(jù)總線(xiàn)的負(fù)載。2023/1/3037DDR３SDRAM的特點(diǎn)

②新增的重置功能。重置是DDR３新增的一項(xiàng)重要功能，并為此專(zhuān)門(mén)準(zhǔn)備了一個(gè)引腳。該引腳將使DDR３的初始化處理變得簡(jiǎn)單。當(dāng)Reset命令有效時(shí)，DDR３內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)省電力。在Reset期間，DDR３內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL與時(shí)鐘電路將停止工作，而且不理睬數(shù)據(jù)總線(xiàn)上的任何動(dòng)靜。這樣一來(lái)，將使DDR３達(dá)到最節(jié)省電力的目的。2023/1/3038DDR３SDRAM的特點(diǎn)

③邏輯Bank數(shù)量。DDR２SDRAM中有４Bank和８Bank的設(shè)計(jì)，目的就是為了應(yīng)對(duì)未來(lái)大容量芯片的需求。新型的DDR３將從２Gb容量起步，因此起始的邏輯Bank就是８?jìng)€(gè)，另外還為未來(lái)的１６個(gè)邏輯Bank做好了準(zhǔn)備。

④高級(jí)的刷新控制。DDR３支持根據(jù)溫度自刷新及局部自刷新等其他功能。

⑤聯(lián)合重置功能和１.５V的低操作電壓，DDR３在功耗方面要比DDR２更低。2023/1/30394.1.3半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)框圖1.半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)2.存儲(chǔ)器中的數(shù)據(jù)組織2023/1/30401.半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)

2023/1/30412.存儲(chǔ)器中的數(shù)據(jù)組織2023/1/3042

在字節(jié)編址的計(jì)算機(jī)系統(tǒng)中，一個(gè)內(nèi)存地址對(duì)應(yīng)一個(gè)字節(jié)單元，16位字和32位雙字各占有2和4個(gè)字節(jié)單元。例；32位雙字12345678H占內(nèi)存4個(gè)字節(jié)地址24300H～24303H，在內(nèi)存中的存放下：（a）為小數(shù)端存放（b）為大數(shù)端存放都以最低地址24300H為雙字地址。2023/1/30434.1.4主要技術(shù)指標(biāo)1.存儲(chǔ)容量

—

指存儲(chǔ)器可以容納的二進(jìn)制信息量，以存儲(chǔ)器中存儲(chǔ)地址寄存器MAR的編址數(shù)與存儲(chǔ)字位數(shù)的乘積表示；2.存儲(chǔ)速度—

可以用兩個(gè)時(shí)間參數(shù)表示，一個(gè)是“存取時(shí)間”（AccessTime）TA，定義為從啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間；另一個(gè)是“存儲(chǔ)周期”（MemoryCycle）TMC，定義為啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔；2023/1/3044主要技術(shù)指標(biāo)3.可靠性

—

用MTBF（MeanTimeBetweenFailures，平均故障間隔時(shí)間）來(lái)衡量，MTBF越長(zhǎng)，可靠性越高。4.性能/價(jià)格比

2023/1/30454.1.5三種半導(dǎo)體存儲(chǔ)器芯片簡(jiǎn)介

1.SRAM芯片HM6116

2.DRAM芯片Intel2164A3.EPROM芯片Intel2732A2023/1/30461.SRAM芯片HM６１１６

HM６１１６是一種２０４８×８位的高速靜態(tài)CMOS隨機(jī)存取存儲(chǔ)器，其基本特征是：①高速度。存取時(shí)間為１００ns、１２０ns、１５０ns、２００ns（分別以６１１６-１０、６１１６-１２、６１１６-１５、６１１６-２０為標(biāo)志）。②低功耗。運(yùn)行時(shí)為150mW，空載時(shí)為100mW。③與TTL兼容。④引腳引出與標(biāo)準(zhǔn)的2K×8b的芯片（如２７１６芯片）兼容。⑤完全靜態(tài)。無(wú)須時(shí)鐘脈沖與定時(shí)選通脈沖。2023/1/3047圖４-４HM６１１６的引腳排列2023/1/3048HM６１１６的內(nèi)部功能框圖2023/1/3049SRAM芯片HM６１１６

HM６１１６芯片的存儲(chǔ)容量為２K×８b，片內(nèi)有１６３８４（即１６K）個(gè)存儲(chǔ)單元，排列成１２８×１２８的矩陣，構(gòu)成２K個(gè)字，字長(zhǎng)８位，可構(gòu)成２KB的內(nèi)存。該芯片有１１條地址線(xiàn)，分成７條行地址線(xiàn)A４～A１０和４條列地址線(xiàn)A０～A３。一個(gè)１１位地址碼選中一個(gè)８位存儲(chǔ)字，需有８條數(shù)據(jù)線(xiàn)I／O１～I(xiàn)／O８與同一地址的８位存儲(chǔ)單元相連，由這８條數(shù)據(jù)線(xiàn)進(jìn)行數(shù)據(jù)的讀出與寫(xiě)入。2023/1/3050表4—16116的工作方式11條地址線(xiàn)、8條數(shù)據(jù)線(xiàn)、1條電源線(xiàn)VCC和1條接地線(xiàn)GND；3條控制線(xiàn)—

片選信號(hào)、寫(xiě)允許信號(hào)和輸出允許信號(hào)；3個(gè)控制信號(hào)的組合控制6116芯片的工作方式。方式I/O引腳HXX未選中（待用）高阻LLH讀出DOUTLXL寫(xiě)入DIN2023/1/3051SRAM的讀操作將需要讀取的數(shù)據(jù)的地址送到存儲(chǔ)器芯片。將讀寫(xiě)控制引腳置高，片選信號(hào)和輸出置低。存儲(chǔ)器芯片驅(qū)動(dòng)數(shù)據(jù)輸出線(xiàn)，將存取的數(shù)據(jù)輸出。2023/1/3052SRAM的寫(xiě)操作將需要寫(xiě)入的數(shù)據(jù)的地址送到存儲(chǔ)器芯片。將要寫(xiě)入的數(shù)據(jù)送入存取器芯片將讀寫(xiě)控制引腳片選信號(hào)置低，輸出置高2023/1/30532.DRAM芯片Intel２１６４A

Intel２１６４A是６４K×１b的芯片，其基本特征是：①存取時(shí)間為１５０ns、２００ns（分別以２１６４A１５、２１６４A２０為標(biāo)志）。②低功耗。工作時(shí)最大為２７５mW，維持時(shí)最大為27.５mW。③每２ms需刷新一遍，每次刷新５１２個(gè)存儲(chǔ)單元，２ms內(nèi)需有１２８?jìng)€(gè)刷新周期。2023/1/3054DRAM

利用MOS管的柵極對(duì)其襯底間的分布電容來(lái)保存信息，以?xún)?chǔ)存電荷的多少即電容端電壓的高低來(lái)表示“1”和“0”?？梢杂蓡喂躆OS管存放一位二進(jìn)制信息。2023/1/3055DRAM

優(yōu)點(diǎn)：是集成度高、功耗低、價(jià)格便宜 缺點(diǎn)：是DRAM中的信息會(huì)因電容器的漏電而消失，一般信息只能保存2ms左右，為了保存DRAM中的信息，每隔1~2ms要對(duì)其進(jìn)行刷新。 系統(tǒng)中必須配有刷新電路， 微機(jī)系統(tǒng)中的內(nèi)存條都采用DRAM芯片。2023/1/3056Intel２１６４A的內(nèi)部功能框圖2023/1/3057

2164A的片內(nèi)有64K（65536）個(gè)內(nèi)存單元，有64K個(gè)存儲(chǔ)地址，每個(gè)存儲(chǔ)單元存儲(chǔ)一位數(shù)據(jù)，片內(nèi)要尋址64K個(gè)單元，需要16條地址線(xiàn)，為了減少封裝引腳，地址線(xiàn)分為兩部分—

行地址和列地址，芯片的地址引腳只有8條。由行地址選通信號(hào)，將先送入的8位行地址送到片內(nèi)行地址鎖存器，然后由列地址選通信號(hào)將后送入的8位列地址送到片內(nèi)列地址鎖存器。16位地址信號(hào)選中64K個(gè)存儲(chǔ)單元中的一個(gè)單元。２１６４A的讀寫(xiě)2023/1/3058

刷新時(shí)，送入7位行地址，同時(shí)選中4個(gè)存儲(chǔ)矩陣的同一行，即對(duì)4×128=512個(gè)存儲(chǔ)單元進(jìn)行刷新。數(shù)據(jù)線(xiàn)是輸入和輸出分開(kāi)的，由信號(hào)控制讀寫(xiě)。無(wú)專(zhuān)門(mén)的片選信號(hào)。２１６４A的刷新2023/1/30593.EPROM芯片Intel2732A2023/1/30602732的工作方式2732有6種工作方式1.讀方式—

和同時(shí)為低電平2.待用方式—

為高電平，輸出高阻抗3.編程方式—/VPP加21V電壓，加50ms低電平有效的TTL編程脈沖4.編程禁止方式—/VPP加2lV電壓接高電平5.輸出禁止方式—/VPP接高電平，接低電平6.Intel標(biāo)識(shí)符方式2023/1/30612732A的方式選擇

引腳模式(18)/VPP(20)A9(22)VCC(24)輸出O0～O7(9～11)(13～17）讀LLX+5V輸出輸出禁止LHX+5V高阻待用HXX+5V高阻編程LVppX+5V輸入編程禁止HVppX+5V高阻Intel標(biāo)識(shí)符LLH+5V編碼2023/1/3062使用EPROM芯片要注意的問(wèn)題VPP端加+21V電壓時(shí)不能插拔EPROM芯片加電時(shí)先加低壓VCC(+5V)，然后加高壓VPP(+21V),關(guān)斷時(shí),則先關(guān)高壓VPP，后關(guān)低壓VCC。當(dāng)為低電平時(shí)，/VPP不能在低電平和+21V間切換。有的EPROM芯片的VPP為+25V2023/1/30634.2內(nèi)存儲(chǔ)器接口的基本技術(shù)8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口動(dòng)態(tài)存儲(chǔ)器的連接2023/1/30648位微機(jī)系統(tǒng)中的存儲(chǔ)器接口

圖４-９所示為是一個(gè)８位微型計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器子系統(tǒng)。該子系統(tǒng)中有由４片Intel２７３２AEPROM組成１６KB的EPROM區(qū)和由４片６１１６SRAM組成８KB的SRAM區(qū)。該存儲(chǔ)器子系統(tǒng)共占用２４KB的內(nèi)存空間（圖中CPU為８０８８，８０８８的存儲(chǔ)器／IO控制信號(hào)為IO／M）。2023/1/30654.2半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)4.2.18位微機(jī)系統(tǒng)中的存儲(chǔ)器接口2023/1/30661）地址線(xiàn)的連接

圖中有2種存儲(chǔ)芯片，2732有l(wèi)2條地址線(xiàn)A11～A0，6116有11條地址線(xiàn)A10～A0。

CPU為8088，有20條地址線(xiàn)A19～A0。這20條地址線(xiàn)分為二部分，其中A11～A0稱(chēng)為片內(nèi)地址(存儲(chǔ)器片內(nèi))直接同2732的地址線(xiàn)A11～A0相連，A19～A12為片外地址通過(guò)“控制電路”同2732的片選信號(hào)相連，該“控制電路”稱(chēng)為“片選控制電路”。2023/1/3067地址線(xiàn)的連接

對(duì)6116而言，片內(nèi)地址為A10～A0，直接同8088的A10～A0相連，A19～A11為片外地址通過(guò)“片選控制電路2”同6116的片選信號(hào)

相連。 顯然2732的片選控制電路同6116的片選控制電路是不一樣的。2732的片選控制電路有11條地址線(xiàn)輸入，而6116的片選控制電路有12條地址線(xiàn)輸入。2023/1/30682）數(shù)據(jù)線(xiàn)的連接

2732和6116都為8條數(shù)據(jù)線(xiàn)， 直接同8088的8條數(shù)據(jù)線(xiàn)相連。2023/1/30693）控制線(xiàn)的連接

2732的控制信號(hào)和6116的控制信號(hào),同8088的控制信號(hào),和IO/連接。 對(duì)存儲(chǔ)芯片進(jìn)行讀寫(xiě)，首先是選中芯片：要進(jìn)行“片選”，然后進(jìn)行“字選”：在被片選選中的芯片中選擇存儲(chǔ)字。

2023/1/30701.集成譯碼器及其應(yīng)用

集成譯碼電路74LS138

74LS138是3-8線(xiàn)譯碼/分配器 有3個(gè)選擇輸入端—C、B、A,輸入3位代碼(C為高位,A為低位)，用以選擇8個(gè)輸出端中哪一個(gè)有效

3個(gè)使能輸入端—G1、2A、2B，只有在G1=“H”,2A=2B=“L”時(shí)，譯碼器才能工作，又稱(chēng)允許端、控制端

8個(gè)輸出端—

～

低電平有效，當(dāng)CBA=i時(shí)(i=0～7),

有效。2B2A

2023/1/307174LS138譯碼器2023/1/3072

圖4-9為采用74LSl38作為片選控制的存儲(chǔ)系統(tǒng)，系統(tǒng)中有4個(gè)EPROM2732，4個(gè)SRAM6ll6，下面計(jì)算各芯片的地址范圍

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 11111000000000000000 11111000111111111111EPROM1 11111100000000000000 11111100011111111111SRAM12023/1/3073用l6進(jìn)制表示地址范圍EPROMl的地址范圍為：F8000H~F8FFFH存儲(chǔ)容量為4KBSRAM1的地址范圍為：FC000H~FC7FFH存儲(chǔ)容量為2KB2023/1/3074本例中EPROM和SRAM片選電路的區(qū)別

EPROM的片選端直接由74LS138的控制

SRAM1的片選端由74LS138的和A11

經(jīng)或門(mén)后控制 對(duì)EPROM1而言，片內(nèi)地址為A11~A0，片外地址為A19~A12

對(duì)SRAM1而言，片內(nèi)地址為A10~A0,

片外地址為A19~A10，

EPROM和SRAM采用不同的片選控制電路

2023/1/30752.用基本的邏輯門(mén)電路實(shí)現(xiàn)片選控制

對(duì)于存儲(chǔ)芯片較少的存儲(chǔ)器系統(tǒng)，可以采用基本的邏輯門(mén)電路組成片選控制電路。 利用或門(mén)的特性—輸入全0，輸出為0

與非門(mén)的特性—輸入全1，輸出為0

可以方便地用或門(mén)、與非門(mén)或其組合組成片選控制電路。2023/1/3076

用基本門(mén)電路實(shí)現(xiàn)片選控制

用基本門(mén)電路實(shí)現(xiàn)片選控制2023/1/30772023/1/30783.實(shí)現(xiàn)片選控制的三種方式

1）全譯碼

CPU的全部地址線(xiàn)A0~A19都參予譯碼，因此對(duì)應(yīng)于存儲(chǔ)器芯片中的任意單元都只有唯一的確定的地址。

2）部分譯碼

CPU的地址線(xiàn)A0~A19中有l(wèi)條或幾條沒(méi)有參予譯碼，那么一個(gè)存儲(chǔ)單元就有幾個(gè)地址對(duì)應(yīng)，若有n條地址線(xiàn)未參予譯碼，則一個(gè)存儲(chǔ)單元有2n個(gè)地址對(duì)應(yīng)，稱(chēng)為“地址重迭”。2023/1/30793）線(xiàn)選法圖４-１３所示的電路中兩個(gè)芯片的存儲(chǔ)容量都為２K×８b，各有１１條地址線(xiàn)A０～A１０和８條數(shù)據(jù)線(xiàn)D０～D７，這１９條地址線(xiàn)、數(shù)據(jù)線(xiàn)分別同CPU對(duì)應(yīng)的地址線(xiàn)、數(shù)據(jù)線(xiàn)相連。EPROM的片選線(xiàn)CE直接同CPU的地址線(xiàn)A１７相連，SRAM的片選線(xiàn)CE直接同CPU的地址線(xiàn)A１６相連，這樣，只用CPU的１條地址線(xiàn)來(lái)控制存儲(chǔ)器芯片的片選端，這種片選控制方式稱(chēng)為線(xiàn)選。2023/1/3080線(xiàn)選法2023/1/3081線(xiàn)選法A19A18A17A16A15A14A13A12A11A10～A０SRAM××10×××××0～0××10×××××1～1EPROM××01×××××0～0××01×××××1～1

“

×”為無(wú)關(guān)項(xiàng)，取0、取1都可以。設(shè)“

×”取0，則兩個(gè)存儲(chǔ)器芯片的地址范圍為：EPROM為１００００H～１０７FFH，SRAM為２００００H～２０７FFH。2023/1/30824.控制信號(hào)的連接SRAM通常有三條控制信號(hào)線(xiàn)—

片選信號(hào)、寫(xiě)允許信號(hào) 和輸出允許信號(hào)；EPROM芯片常采用雙線(xiàn)控制，片選信號(hào)用來(lái)選擇芯片，輸出允許信號(hào)用來(lái)允許數(shù)據(jù)輸出。只有這兩條控制線(xiàn)同時(shí)有效時(shí)，才能從輸出端得到要讀出的數(shù)據(jù)。建議同地址譯碼器輸出相連，以控制對(duì)各器件的選擇，而 同系統(tǒng)控制總線(xiàn)中的讀信號(hào)相連，這樣可以保證所有未被選中的器件處于低功耗狀態(tài)。2023/1/3083

根據(jù)DRAM芯片的特點(diǎn)，DRAM芯片的連接要注意如下幾個(gè)問(wèn)題：

1.行地址和列地址的形成 采用二片74LS158—四路二選一選擇器將CPU的l6位地址線(xiàn)分為行地址A0～A7，列地址A8～A15，分二次送入DRAM的地址端。4.2.2動(dòng)態(tài)存儲(chǔ)器的連接2023/1/3084

2023/1/3085 2.和的產(chǎn)生

4組DRAM存儲(chǔ)器的和由兩級(jí)地址譯碼器組成 第一級(jí)譯碼器由256×4位的ROM—24S10組成，產(chǎn)生第二級(jí)譯碼的譯碼條件。 第二級(jí)譯碼器由二個(gè)74LS138組成，分別生成4組DRAM芯片所需要的和2023/1/3086圖４-１５2023/1/3087表4-6第一級(jí)譯碼器24S10中有關(guān)存儲(chǔ)字內(nèi)應(yīng)寫(xiě)入的數(shù)據(jù)Q２Q１Q０總線(xiàn)地址

SW４、SW３（即２４S１０的A５、A４）00011011A１９～A１６（即２４S１０的A３～A０）00000010010010010001000011011011001000000010110100110000000001112023/1/30883.刷新電路2023/1/3089(1)由地址多路器產(chǎn)生刷新所需要的低7位地址A6～A0(2)15μs的時(shí)間間隔由定時(shí)器(8253)發(fā)出，作為DMAC的請(qǐng)求信號(hào)DREQ,經(jīng)CPU允許產(chǎn)生一次刷新操作，DMAC發(fā)出DACK經(jīng)非門(mén)1、與非門(mén)2和與門(mén)3產(chǎn)生刷新所需要的。(3)存儲(chǔ)器讀信號(hào)經(jīng)與非門(mén)2和與門(mén)3送存儲(chǔ)器芯片2023/1/30904.316位系統(tǒng)中的內(nèi)存儲(chǔ)器接口16位微機(jī)系統(tǒng)中的奇偶分體8086的存儲(chǔ)器訪問(wèn)操作16位系統(tǒng)中存儲(chǔ)器接口舉例2023/1/30914.3.1

16位微機(jī)系統(tǒng)中的奇偶分體

在16位系統(tǒng)中，內(nèi)存1MB分為兩部分：偶地址區(qū)—

同CPU低8位數(shù)據(jù)線(xiàn)相連，由A0作片選，當(dāng)A0=0時(shí)選中；奇地址區(qū)—

同CPU高8位數(shù)據(jù)線(xiàn)相連，由片選，當(dāng)=0時(shí)，選中；存儲(chǔ)芯片A0～A18同CPUA1～A19相連2023/1/3