《微型計(jì)算機(jī)接口技術(shù)》第2章 微處理器與單片機(jī)1

1第二章微型處理器與單片機(jī)

第1節(jié)CPU的內(nèi)部邏輯結(jié)構(gòu)第2節(jié)CPU的外部結(jié)構(gòu)第3節(jié)8086支持的存儲(chǔ)器結(jié)構(gòu)第4節(jié)8086系統(tǒng)配置第5節(jié)CPU的操作和時(shí)序2第1節(jié)CPU的內(nèi)部邏輯結(jié)構(gòu)一、CPU的組成和功能1、CPU的組成

CPU主要由運(yùn)算器、控制器、寄存器組和片內(nèi)總線等組成2、CPU的功能(1)指令控制(2)操作控制(3)時(shí)序控制(4)執(zhí)行指令(5)數(shù)據(jù)加工（運(yùn)算）3二、8086/8088微處理器的內(nèi)部結(jié)構(gòu)8086是16位的微處理器，有16位數(shù)據(jù)線和20位地址線，可尋址220即1MB。8088是準(zhǔn)16位微處理器，內(nèi)部為16位，外部數(shù)據(jù)線為8位。8086主要分為兩個(gè)獨(dú)立的功能模塊，總線接口模塊（BIU）和執(zhí)行部件（EU），它們可以并行工作。如圖2.1所示。451、總線接口部件BIU

總線接口部件負(fù)責(zé)與存儲(chǔ)器、輸入/輸出端口傳送數(shù)據(jù)。總線接口部件組成：

(1)專用寄存器組：段地址寄存器CS、DS、ES、SS和指令指針寄存器IP，均為16位。

(2)地址加法器：8086在尋址1M字節(jié)地址空間時(shí)需用20位地址，這個(gè)地址就是由地址加法器產(chǎn)生的。6

具體的說(shuō)，地址加法器將段寄存器(16位)的內(nèi)容左移4位，然后與指令指針寄存器IP的內(nèi)容相加得到20位的物理地址。例如：從內(nèi)存取指令時(shí)，

(CS)＝5760H，(IP)=1234H，則物理地址為：

57600H+1234H=57934H。

這里，先將段寄存器CS左移4位（16進(jìn)制數(shù)只需后面加一個(gè)零）。7

(3)6字節(jié)的指令隊(duì)列：總線接口部件從內(nèi)存中取來(lái)的指令放在一個(gè)緩沖區(qū)中，這個(gè)緩沖區(qū)叫指令隊(duì)列。執(zhí)行部件在執(zhí)行指令過(guò)程中從指令隊(duì)列取來(lái)指令執(zhí)行。

(4)輸入/輸出控制電路：該控制電路將8086CPU的片內(nèi)總線與系統(tǒng)總線相連，是8086CPU與外部交換數(shù)據(jù)的必經(jīng)之路。82、執(zhí)行部件EU(ExecutionUnit)

執(zhí)行部件負(fù)責(zé)執(zhí)行指令。通常，從指令隊(duì)列中取得等待執(zhí)行的指令。組成如下：(1)算術(shù)邏輯單元ALU：完成各種運(yùn)算。(2)標(biāo)志寄存器FR：用來(lái)保存ALU運(yùn)算結(jié)果的一些特征信息，如運(yùn)算是否進(jìn)位。(3)通用寄存器組：數(shù)據(jù)寄存器AX,BX,CX,DX和寄存器BP,SP,SI及DI，均16位。(4)執(zhí)行部件控制電路93、BIU和EU的管理BIU和EU可以并行工作，提高CPU效率。(1)BIU監(jiān)視著指令隊(duì)列。當(dāng)指令隊(duì)列中有2個(gè)空字節(jié)時(shí)，就自動(dòng)把指令取到隊(duì)列中。(2)EU執(zhí)行指令時(shí)，從指令隊(duì)列頭部取指令，然后執(zhí)行。如需訪問(wèn)存儲(chǔ)器，則EU向BIU發(fā)出請(qǐng)求，由BIU訪問(wèn)存儲(chǔ)器。(3)在執(zhí)行轉(zhuǎn)移、調(diào)用、返回指令時(shí)，需改變隊(duì)列中的指令，要等新指令裝入隊(duì)列中后，EU才繼續(xù)執(zhí)行指令。(4)當(dāng)指令隊(duì)列已滿，而且執(zhí)行部件對(duì)總線接口部件又沒(méi)有總線訪問(wèn)請(qǐng)求時(shí)，總線接口部件便進(jìn)入空閑狀態(tài)104、寄存器結(jié)構(gòu)（編程結(jié)構(gòu)）

(1)通用寄存器組8086CPU有8個(gè)16位的通用寄存器，分2組。通用數(shù)據(jù)寄存器：AX,BX,CX,DX，用來(lái)存放數(shù)據(jù)或地址；一個(gè)16位寄存器也可以當(dāng)作兩個(gè)8位寄存器用，此時(shí)表示為AH,AL,BH,BL,CH,CL,DH,DL?；刂芳拇嫫鰾P，堆棧指針寄存器SP，源變址寄存器SI和目的變址寄存器DI主要存放地址，也可以存放數(shù)據(jù)。11(2)段寄存器四個(gè)段寄存器為CS（代碼段寄存器）、DS（數(shù)據(jù)段寄存器）、ES（附加段寄存器）SS（堆棧段寄存器）。通過(guò)這四個(gè)段寄存器，CPU可=以定位4個(gè)邏輯段，分別為：當(dāng)前代碼段當(dāng)前數(shù)據(jù)段當(dāng)前附加段當(dāng)前堆棧段。12

(3)指令指針寄存器IP

該寄存器的內(nèi)容用來(lái)指明將要執(zhí)行的下一條指令在代碼段中的位置?？偩€接口部件BIU負(fù)責(zé)修改IP寄存器的值，使它始終指向?qū)⒁獔?zhí)行的下一條指令。13

(4)標(biāo)志寄存器FR

FR主要用來(lái)標(biāo)志運(yùn)算結(jié)果的狀態(tài)，以及控制CPU的操作。各標(biāo)志位定義如圖2.2所示（共有9個(gè)標(biāo)志）：14標(biāo)志位共有9個(gè)，6個(gè)是狀態(tài)標(biāo)志，用來(lái)表示運(yùn)算結(jié)果的特征，包括CF、PF、AF、ZF、SF和OF；3個(gè)是控制標(biāo)志，用來(lái)控制CPU的操作，包括IF、DF和TF。CF：進(jìn)位標(biāo)志，表示本次運(yùn)算中最高位（第7位或第15位）有進(jìn)位或有借位。PF：奇偶標(biāo)志。

PF=1表示本次運(yùn)算中低8位有偶數(shù)個(gè)“1”；

PF=0表示有奇數(shù)個(gè)“1”。AF：輔助進(jìn)位標(biāo)志。AF=1表示本次運(yùn)算第3位向第4位有進(jìn)位或有借位。在十進(jìn)制運(yùn)算中作為是否進(jìn)行十進(jìn)制調(diào)整的依據(jù)。ZF：零標(biāo)志。ZF=1表示本次運(yùn)算結(jié)果為零，否則ZF=0SF：符號(hào)標(biāo)志。SF=0為正數(shù)；SF=1為負(fù)數(shù)。OF：溢出標(biāo)志。OF=1表示本次運(yùn)算結(jié)果產(chǎn)生溢出，否則OF=0。所謂溢出就是指運(yùn)算結(jié)果超出了相應(yīng)類型數(shù)據(jù)所能表示的范圍。15DF：方向標(biāo)志，用來(lái)控制串操作指令的執(zhí)行。

DF=0則串操作指令的地址自動(dòng)增量；若DF=1，則自動(dòng)減量。IF：中斷標(biāo)志，用來(lái)控制對(duì)可屏蔽中斷的響應(yīng)。IF=1,則允許CPU響應(yīng)可屏蔽中斷；IF=0，則CPU不能響應(yīng)可屏蔽中斷。TF：?jiǎn)尾綐?biāo)志。若TF=1，則CPU進(jìn)入單步工作方式，即CPU每執(zhí)行一條指令就自動(dòng)產(chǎn)生一次內(nèi)部中斷；TF=0,則CPU正常執(zhí)行。165、8088與8086的區(qū)別8088的指令隊(duì)列只有4個(gè)字節(jié)，若出現(xiàn)1個(gè)空字節(jié)，BIU就會(huì)自動(dòng)取指令補(bǔ)充。

8088BIU與外部交換數(shù)據(jù)是8位的，I/O控制電路與專用寄存器之間的數(shù)據(jù)總線寬度也是8位的。17第二節(jié)CPU的外部結(jié)構(gòu)8086/8088CPU芯片都是40條引腳的雙列直插式封裝。部分引腳采用了分時(shí)復(fù)用方式，即同一條引腳在不同的時(shí)刻具有不同的用途。如圖2.3所示。8086/8088CPU可有兩種工作模式，即最大模式和最小模式。不同模式下個(gè)別引腳的功能是不同的。188086與8088CPU外觀比較19一、8086引腳分類(1)公共引腳地址總線數(shù)據(jù)總線時(shí)鐘信號(hào)中斷信號(hào)就緒/等待信號(hào)(2)模式選擇引腳最小模式引腳最大模式引腳20最小模式和最大模式的概念所謂最小模式，就是系統(tǒng)中只有8086或8088一個(gè)微處理器。最大模式是相對(duì)最小模式而言。最大模式用在中等規(guī)模的或者大型的8086／8088系統(tǒng)中。有外圍總線控制器21(1)、公共引腳說(shuō)明地址總線數(shù)據(jù)總線時(shí)鐘信號(hào)中斷信號(hào)就緒/等待信號(hào)22地址總線Intel808812345678910111213141516171819204039383736353433323130292827262524232221獨(dú)立輸出之高8位地址：A8～A15A8A14A15AD0AD7A16/S3A19/S6分時(shí)輸出的AD0～AD7，通過(guò)鎖存器產(chǎn)生低8位地址A0～A7，Pin16~9分時(shí)輸出的A16/S3～19/S6，通過(guò)鎖存器產(chǎn)生最高4位地址A16～A19共20根地址線，尋址空間為：220＝1M23數(shù)據(jù)總線Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6分時(shí)輸出的AD0～AD7，直接產(chǎn)生8位數(shù)據(jù)D0～D7Pin16~9共8根數(shù)據(jù)線，字長(zhǎng)為：8位24時(shí)鐘信號(hào)Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6時(shí)鐘輸入：CLK，Pin-19為8088提供基準(zhǔn)，來(lái)自8284芯片，為4.77MHZ不可屏蔽中斷請(qǐng)求：NMI，輸入，上升沿觸發(fā)。INT2，Pin-17CLKNMI不可屏蔽中斷信號(hào)25可屏蔽中斷Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6可屏蔽中斷請(qǐng)求：INTR，輸入，高電平觸發(fā)。Pin-18中斷允許標(biāo)志可屏蔽中斷請(qǐng)求?？偩€周期的最后一個(gè)時(shí)鐘周期檢測(cè)INTR?？梢酝ㄟ^(guò)8259擴(kuò)充中斷源。CLKNMIINTR26就緒與等待Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6READY信號(hào)用來(lái)與慢速存儲(chǔ)器或外設(shè)進(jìn)行速度匹配。T2時(shí)鐘周期末檢測(cè)到READY為低時(shí)，在總線周期的第3時(shí)鐘周期插入一個(gè)等待周期Tw。如此每個(gè)T后檢測(cè)，重復(fù)插入Tw直到READY變高。CLKNMIINTRREADYCPU就緒信號(hào)：READY，輸入，高電平有效。Pin-2227等待測(cè)試Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6TEST信號(hào)與WAIT指令聯(lián)合使用。CPU每5個(gè)時(shí)鐘時(shí)鐘周期檢測(cè)一次TEST信號(hào)，如高，繼續(xù)執(zhí)行WAIT，否則，跳過(guò)WAIT指令，執(zhí)行后續(xù)指令。可用來(lái)支持實(shí)現(xiàn)多CPU協(xié)同工作。CLKNMIINTRREADYCPU測(cè)試信號(hào)：TEST，輸入，低電平有效。Pin-23TEST282、模式選擇信號(hào)8086的有兩種組態(tài)模式1.兩種組態(tài)分別為:最小組態(tài)(模式)和最大組態(tài)(模式)2.兩種組態(tài)的區(qū)別:(1)8086引腳 MN/MX=1時(shí),8086工作在最小組態(tài). MN/MX=0時(shí),8086工作在最大組態(tài).(2)最小組態(tài)時(shí),系統(tǒng)中只有一個(gè)8086CPU工作,所有總線控制信號(hào)均有8086產(chǎn)生,總線控制邏輯被減小到最小;(3)最大組態(tài)時(shí),8086提供一組信號(hào)，以組成多處理器/協(xié)處理器微機(jī)系統(tǒng)。即在一個(gè)系統(tǒng)中有兩個(gè)或兩個(gè)以上的微處理器，每個(gè)處理器能執(zhí)行它自己的程序。另外,系統(tǒng)中增加了總線控制器8288,許多總線控制信號(hào)由8288產(chǎn)生.29模式選擇Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6可用來(lái)選擇最大模式或最小模式工作。最大模式：存儲(chǔ)器與IO讀寫信號(hào)由總線控制器產(chǎn)生，要較多外圍芯片。最小模式：存儲(chǔ)器與I/O讀寫信號(hào)由CPU直接提供，外圍芯片較少。CLKNMIINTRREADYTESTMIN/MAXCPU模式選擇信號(hào)：MIN/MAX，輸入，Pin-33303、最小模式信號(hào)Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6RD：輸出，三態(tài)。存儲(chǔ)器與IO讀信號(hào)，CPU自動(dòng)產(chǎn)生。DMA時(shí)浮空。Pin-32WR：輸出，三態(tài)。存儲(chǔ)器與IO寫信號(hào)。由CPU產(chǎn)生。Pin-29IO/M：存儲(chǔ)器與IO讀寫選擇。Pin-28CLKNMIINTRREADYTESTMIN/MAX最小模式的讀寫信號(hào)：RDIO/MWR31最小模式信號(hào)－2Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6DT/R：數(shù)據(jù)傳輸方向，輸出，三態(tài)。高，發(fā)送；低，接受。Pin-27DEN：輸出，三態(tài)。有效即低時(shí)，表示DB上的數(shù)據(jù)有效，用作總線驅(qū)動(dòng)。Pin-26ALE：輸出，三態(tài)。分離AD0～AD7上的地址信號(hào)。Pin-25CLKNMIINTRREADYTESTMIN/MAX最小模式的控制信號(hào)：RDIO/MWRDT/RDENALE32最小模式信號(hào)－3Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6INTA：中斷應(yīng)答，輸出，低有效。Pin-24HOLD：輸入，高有效。DMA請(qǐng)求。Pin-31HLDA：輸出，高有效，DMA應(yīng)答。Pin-30CLKNMIINTRREADYTESTMIN/MAX最小模式的控制信號(hào)：RDIO/MWRHOLDHLDAINTAHOLD33最小模式總線周期狀態(tài)選擇IO/M,DT/R,SS0操作類型0,0,0INTA0,0,1IOR0,1,0IOW0,1,1HALT1,0,0取指令操作碼1,0,1MEMR1,1,0MEMW1,1,1NOP344、最大模式信號(hào)Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6S0～S2：總線周期狀態(tài)標(biāo)志。Pin–26,27,28經(jīng)過(guò)S0～S2譯碼產(chǎn)生存儲(chǔ)器與I/O讀寫信號(hào)CLKNMIINTRREADYTESTMIN/MAXRDIO/MWRHOLDHLDAINTAHOLDS2S1S0S2S1S0操作類型000INTA001IOR010IOW011HALT100取指令操作碼101MEMR110MEMW111NOP35最大模式信號(hào)－2Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6QS0～QS1：指令隊(duì)列狀態(tài)。Pin–24,25CLKNMIINTRREADYTESTMIN/MAX最的模式的控制信號(hào)：RDIO/MWRHOLDHLDAINTAHOLDS2S1S0QS1，QS0隊(duì)列性能0，0NOP0，1隊(duì)列中操作碼的第一個(gè)字節(jié)1，0隊(duì)列空1，1隊(duì)列中非第一個(gè)操作碼字節(jié)QS0QS136最大模式信號(hào)－3Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6\RQ/GT0～RQ/GT1：總線請(qǐng)求允許。Pin–31,30\LOCK：總線鎖存信號(hào)。低有效。Pin–29CLKNMIINTRREADYTESTMIN/MAX最的模式的總線控制信號(hào)：RDIO/MWRHOLDHLDAINTAHOLDS2S1S0QS0QS1RQ/FT0RQGT1LOCK37S3～S4：指示使用的段寄存器S3，S4代表的REG0，0DS0，1SS1，0CS（I/O，INT）1，1ES最大模式信號(hào)－3Intel808812345678910111213141516171819204039383736353433323130292827262524232221A8A14A15AD0AD7A16/S3A19/S6CLKNMIINTRREADYTESTMIN/MAXRDIO/MWRHOLDHLDAINTAHOLDS2S1S0QS0QS1RQ/FT0RQGT1LOCKS3S4S5用來(lái)表示中斷標(biāo)志狀態(tài)線，當(dāng)IF為1時(shí)，S5=1。

S6保持恒為0。38

：總線高位有效信號(hào)BHEAD0總線使用情況0016位數(shù)據(jù)總線上進(jìn)行字傳送01高8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送10低8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送11無(wú)效398086微處理器信號(hào)一覽1.AD15-AD0：分時(shí)復(fù)用的地址/數(shù)據(jù)總線2.A19/S6-A16/S3：分時(shí)復(fù)用的地址/狀態(tài)線3.BHE：總線高位有效信號(hào)4.：讀信號(hào)，低有效5.：寫信號(hào)，低有效6.：存儲(chǔ)器或I/O端口訪問(wèn)信號(hào)，低I/O，高M(jìn)EM與MEMR與MEMW407.Ready：準(zhǔn)備就緒信號(hào)8.INTR：中斷請(qǐng)求信號(hào)9.：中斷響應(yīng)信號(hào)10.NMI：非屏蔽中斷請(qǐng)求信號(hào)11.：測(cè)試信號(hào)12.RESET：復(fù)位信號(hào)13.ALE：地址鎖存允許信號(hào)14.：數(shù)據(jù)發(fā)送/接收控制信號(hào)15.：數(shù)據(jù)允許信號(hào)4116.HOLD：總線請(qǐng)求信號(hào)17.HLDA：總線請(qǐng)求響應(yīng)信號(hào)18.：工作模式選擇信號(hào)19.CLK：主時(shí)鐘信號(hào)20.Vcc：CPU+5V電源21.GND：電源地最大模式系統(tǒng)時(shí)24－31引腳重定義如下：22：總線周期狀態(tài)信號(hào)23.：封鎖信號(hào)24. ：請(qǐng)求/同意信號(hào)25.QS1，QS0：指令隊(duì)列狀態(tài)信號(hào)42第3節(jié)8086支持的存儲(chǔ)器結(jié)構(gòu)8086CPU有20根地址線，直接尋址內(nèi)存空間為220=1M字節(jié)，按（00000H-FFFFFH）編址。直接尋址外設(shè)空間為216=64K字節(jié)，按（0000H-FFFFH）編址。8086CPU連接的1M字節(jié)存儲(chǔ)器的空間實(shí)際上分成兩個(gè)512KB的存儲(chǔ)體，偶體與CPU的D0~D7相連奇體與CPU的D8~D15相連。A0和/BHE信號(hào)用于選擇兩體（之一或兩者）。如下頁(yè)：43圖2.4存儲(chǔ)體與總線的連接44在訪問(wèn)一個(gè)字節(jié)時(shí)，無(wú)論給出的是偶地址還是奇地址，都只需要一個(gè)總線周期就可以完成。在訪問(wèn)一個(gè)字時(shí)，偶起始地址一個(gè)總線周期，奇起始地址兩個(gè)總線周期。MOVAL,[0080H]MOVAL,[0081H]MOVAX,[0080H]MOVAX,[0081H]訪問(wèn)奇起始地址需要兩個(gè)總線周期45第4節(jié)系統(tǒng)配置系統(tǒng)配置的目的是形成存儲(chǔ)器和輸入/輸出接口的公共總線，方便外設(shè)和存儲(chǔ)器與微處理器的連接。8086/8088在最小模式與最大模式下的系統(tǒng)配置有較大區(qū)別，以下以8086為例分別介紹在兩種工作模式下的系統(tǒng)配置的典型方法。由MN/MX信號(hào)控制。高小、低大。461、最小模式的系統(tǒng)配置在最小模式下，存儲(chǔ)器和外設(shè)的地址、數(shù)據(jù)與控制信號(hào)由微處理器8086自行產(chǎn)生，通過(guò)三片地址鎖存器74LS373（或Intel8282）和兩片總線收發(fā)器74LS245（或Intel8286）形成外設(shè)和存儲(chǔ)器的總線信號(hào)。圖中8284A作為時(shí)鐘發(fā)生器使用，為8086通過(guò)精確時(shí)鐘。82828286或373或245478282、8286或373、24537324548最小模式的地址與數(shù)據(jù)分離方法8088鎖存器（74LS373）AD0|AD7ALEA0~A7D0~D7ALE49最小模式的數(shù)據(jù)驅(qū)動(dòng)方法24550最小模式－讀寫電路構(gòu)成方法RDWRM/IO邏輯電路IORMEMRIOWMEMW存儲(chǔ)器讀存儲(chǔ)器寫輸入輸出寫輸入輸出讀512、最大模式系統(tǒng)最大模式與最小模式的主要區(qū)別在于使用了總線控制器8288來(lái)產(chǎn)生地址鎖存器、總線收發(fā)器和訪問(wèn)存儲(chǔ)器、I/O接口所需要的全部控制信號(hào)。在最大模式中，系統(tǒng)通常有兩個(gè)或多個(gè)微處理器，設(shè)置總線控制器便于這些微處理器相互協(xié)調(diào)和共享控制。有關(guān)8288可以參考書上的內(nèi)容，不作要求。522、最大模式系統(tǒng)538288總線發(fā)生器結(jié)構(gòu)狀態(tài)譯碼器命令信號(hào)發(fā)生器控制信號(hào)發(fā)生器控制邏輯54S2S1S08088輸出8288輸出000INTA\INTA001IOR\IORC010IOW\IOWC、\AIOWC011HALT－100取指令操作碼\MRDC101MEMR\MRDC110MEMW\MWTC、\AMWTC111NOP－8288總線發(fā)生器的輸出55XTBUS形成電路ALE56第5節(jié)CPU的操作和時(shí)序一、基本概念1、時(shí)鐘周期：是CPU的基本時(shí)間計(jì)量單位，它由計(jì)算機(jī)主頻決定。8086主頻是4.77MHz，一個(gè)時(shí)鐘周期就是210ns。2、總線周期：BIU完成一次訪問(wèn)存儲(chǔ)器操作所需要的時(shí)間稱作一個(gè)總線周期。一個(gè)最基本的總線周期由4個(gè)時(shí)鐘周期組成，習(xí)慣上稱4個(gè)狀態(tài)，T1,T2,T3,T4狀態(tài)。只有在CPU和內(nèi)存或I/O端口之間傳遞數(shù)據(jù)以及取指令時(shí)，CPU才執(zhí)行總線周期。573、空閑周期：如果在一個(gè)總線周期之后，不立即執(zhí)行下一個(gè)總線周期，則系統(tǒng)總線就處于空閑狀態(tài)，此時(shí)執(zhí)行空閑周期Ti。4、指令周期：就是計(jì)算機(jī)完成對(duì)一條指令的讀取并執(zhí)行這一系列步驟所需要的時(shí)間。指令周期包含一個(gè)或幾個(gè)總線周期。例如，執(zhí)行一條8位寄存器乘法（MUL），這是一條兩字節(jié)指令，需70－77個(gè)時(shí)鐘周期的執(zhí)行時(shí)間。58總線操作序列機(jī)器周期指令周期總線周期59時(shí)鐘周期①在T1狀態(tài)，CPU往多路復(fù)用總線上發(fā)出地址信息，以指出要尋址的存儲(chǔ)單元或外設(shè)端口的地址。②在T2狀態(tài)，CPU從總線上撤消地址，而使總線的低16位浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)作準(zhǔn)備?？偩€的最高4位(Al9一A16)用來(lái)輸出本總線周期狀態(tài)信息。這些狀態(tài)信息用來(lái)表示中斷允許狀態(tài)、當(dāng)前正在使用的段寄存器名等。③在T3狀態(tài)，多路總線的高4位繼續(xù)提供狀態(tài)信息，而多路總線的低16位(8088則為低8位)上出現(xiàn)由CPU寫出的數(shù)據(jù)或者CPU從存儲(chǔ)器或端口讀入的數(shù)據(jù)。

60二、系統(tǒng)的復(fù)位與啟動(dòng)操作復(fù)位與啟動(dòng)是在RESET引腳上至少維持4個(gè)時(shí)鐘周期的高電平，時(shí)序如圖2.11所示。圖2.118086/8088的復(fù)位時(shí)序61

復(fù)位時(shí)各內(nèi)部寄存器的值： 標(biāo)志寄存器FR 清零 指令指針I(yè)P 0000H CS寄存器 FFFFH DS寄存器 0000H SS寄存器 0000H ES寄存器 0000H

指令隊(duì)列 空 其他寄存器 0000H62三、最小模式系統(tǒng)中的總線操作8086CPU為了要與存儲(chǔ)器或I/O端口交換數(shù)據(jù)，需要執(zhí)行一個(gè)總線周期，這就是總線操作?？偩€操作可以分為總線讀操作和總線寫操作。讀操作是CPU從存儲(chǔ)器或I/O端口讀取數(shù)據(jù)，寫操作是CPU將數(shù)