第7章 半導(dǎo)體存儲(chǔ)器

1《電子技術(shù)基礎(chǔ)

數(shù)字部分》第七章半導(dǎo)體存儲(chǔ)器

存儲(chǔ)器是用來(lái)存儲(chǔ)二值數(shù)字信息的大規(guī)模集成電路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重要部件。它實(shí)際上是將大量寄存器按一定規(guī)律結(jié)合起來(lái)的整體，可以被比喻為一個(gè)由許多房間組成的大旅館。每個(gè)房間有一個(gè)號(hào)碼（地址碼），每個(gè)房間內(nèi)有一定內(nèi)容（一個(gè)二進(jìn)制數(shù)碼，又稱(chēng)為一個(gè)“字”）。2計(jì)算機(jī)對(duì)存儲(chǔ)器的要求容量大速度高成本低主要計(jì)算機(jī)存儲(chǔ)器： 內(nèi)存、硬盤(pán)、移動(dòng)硬盤(pán)、閃存、軟盤(pán)、光盤(pán)3存儲(chǔ)器類(lèi)別按存儲(chǔ)媒介分半導(dǎo)體存儲(chǔ)器和其它存儲(chǔ)器按存取方式分隨機(jī)存儲(chǔ)器、順序存儲(chǔ)器和半順序存儲(chǔ)器按讀寫(xiě)功能分讀/寫(xiě)存儲(chǔ)器（隨機(jī)存儲(chǔ)器）和只讀存儲(chǔ)器按信息的可保存性分易失性存儲(chǔ)器和非易失性存儲(chǔ)器按在計(jì)算機(jī)系統(tǒng)中的作用分主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器457.1只讀存儲(chǔ)器7.2隨機(jī)存取存儲(chǔ)器第七章半導(dǎo)體存儲(chǔ)器RAM(隨機(jī)存取存儲(chǔ)器):在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮?。存?chǔ)的數(shù)據(jù)必須有電源供應(yīng)才能保存,一旦掉電,數(shù)據(jù)全部丟失。ROM(只讀存儲(chǔ)器)：在正常工作狀態(tài)只能讀出信息。斷電后信息不會(huì)丟失，常用于存放固定信息(如程序、常數(shù)等)。7.1

只讀存儲(chǔ)器存儲(chǔ)器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)固定ROM可編程ROMPROMEPROME2PROMSRAM(StaticRAM)：靜態(tài)RAMDRAM(DynamicRAM)：動(dòng)態(tài)RAM6幾個(gè)基本概念存儲(chǔ)容量(M)：存儲(chǔ)二值信息的總量。字?jǐn)?shù)：存儲(chǔ)器能存儲(chǔ)的字的總量。字長(zhǎng)（位數(shù)）：字的位數(shù)稱(chēng)為字長(zhǎng)。存儲(chǔ)容量(M)＝字?jǐn)?shù)×位數(shù)

=2n×m

地址：存儲(chǔ)器中每個(gè)字的編號(hào)。字?jǐn)?shù)=2n(n為存儲(chǔ)器外部地址線(xiàn)的線(xiàn)數(shù))字：表示一個(gè)信息的多位二進(jìn)制碼。787.1.1

ROM的基本結(jié)構(gòu)ROM的分類(lèi)按寫(xiě)入情況劃分

固定ROM可編程ROMPROMEPROME2PROM按存貯單元的器件劃分

二極管ROM三極管ROMMOS管ROM存儲(chǔ)矩陣

地址譯碼器地址輸入ROM的基本結(jié)構(gòu)框圖地址單元的個(gè)數(shù)N與二進(jìn)制地址碼的位數(shù)n滿(mǎn)足：N=2n9ROM(二極管)結(jié)構(gòu)示意圖M=22×4存儲(chǔ)矩陣位線(xiàn)字線(xiàn)輸出控制電路地址譯碼器10字線(xiàn)與位線(xiàn)的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有二極管相當(dāng)存1，無(wú)二極管相當(dāng)存0當(dāng)OE=1時(shí)000101111101111010001101地址A1A0D3D2D1D0內(nèi)容當(dāng)OE=0時(shí)輸出為高阻狀態(tài)1112例：256×1位7.1.2二維譯碼與存儲(chǔ)陣列單向（一維）譯碼方式和雙向（二維）譯碼方式13字線(xiàn)存儲(chǔ)矩陣位線(xiàn)字線(xiàn)與位線(xiàn)的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有MOS管相當(dāng)存0，無(wú)MOS管相當(dāng)存1。14A7A6A5A4A3A2A1A0=00010001高電平低電平D0=I1=0157.1.3可編程ROM（256X1位EPROM）256個(gè)存儲(chǔ)單元排成1616的矩陣行譯碼器從16行中選出要讀的一行。列譯碼器再?gòu)倪x中的一行存儲(chǔ)單元中選出要讀的一列的一個(gè)存儲(chǔ)單元。如選中的存儲(chǔ)單元的MOS管的浮柵注入了電荷，該管截止，讀得1；相反讀得0。一次編程ROM（PROM）（1）熔絲工藝（2）反熔絲工藝可編程序的ROM，在出廠(chǎng)時(shí)全部存儲(chǔ)“1”，用戶(hù)可根據(jù)需要將某些單元改寫(xiě)為“0”,然而只能改寫(xiě)一次，稱(chēng)其為PROM。

若將熔絲燒斷，該單元?jiǎng)t變成“0”。顯然，一旦燒斷后不能再恢復(fù)。16場(chǎng)氧化物場(chǎng)氧化物多晶硅擴(kuò)散層絕緣層反熔絲結(jié)構(gòu)示意圖EPROM工藝EPROM的另外一種廣泛使用的存儲(chǔ)器。EPROM可以根據(jù)用戶(hù)要求寫(xiě)入信息，從而長(zhǎng)期使用。當(dāng)不需要原有信息時(shí)，也可以擦除后重寫(xiě)。若要擦去所寫(xiě)入的內(nèi)容，可用EPROM擦除器產(chǎn)生的強(qiáng)紫外線(xiàn)，對(duì)EPROM照射20分鐘左右，使全部存儲(chǔ)單元恢復(fù)“1”或“0”，以便用戶(hù)重新編寫(xiě)。17E2PROM

E2PROM是近年來(lái)被廣泛重視的一種只讀存儲(chǔ)器，它稱(chēng)為電擦除可編程只讀存儲(chǔ)器，又可寫(xiě)為EEPROM。其主要特點(diǎn)是能在應(yīng)用系統(tǒng)中進(jìn)行在線(xiàn)改寫(xiě)，并能在斷電的情況下保存數(shù)據(jù)而不需保護(hù)電源。特別是最近的+5V電擦除E2PROM，通常不需單獨(dú)的擦除操作，可在寫(xiě)入過(guò)程中自動(dòng)擦除，使用非常方便。1819快閃存儲(chǔ)器ROMEPROME2PROM非易失性是是是是高密度是是是否單管存儲(chǔ)單元是是是否在系統(tǒng)可寫(xiě)是否否是幾種ROM性能比較207.1.4

ROM讀取操作實(shí)例128K×8位OTP

PROMAT27C010VCCVPPA16A0…OECEPGMGNDO7O0………OECEPGM讀操作工作電壓寫(xiě)操作編程電壓輸出使能信號(hào)編程選通信號(hào)片選信號(hào)

工作模式A16~A0VPPO7~O0讀00XAiX數(shù)據(jù)輸出輸出無(wú)效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)輸出21AT27C010VCCVPPA16A0…OECEPGMGNDO7O0………OECEPGM（2）加入有效的片選信號(hào)（3）使輸出使能信號(hào)有效，經(jīng)過(guò)一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線(xiàn)上；（4）讓片選信號(hào)或輸出使能信號(hào)無(wú)效，經(jīng)過(guò)一定延時(shí)后數(shù)據(jù)線(xiàn)呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲(chǔ)器的地址輸入端；22讀操作及定時(shí)圖tAA地址存取時(shí)間:從地址信號(hào)加到存儲(chǔ)器上到數(shù)據(jù)輸出端有穩(wěn)定的數(shù)據(jù)輸出所需的時(shí)間23讀操作及定時(shí)圖tCE

片選存取時(shí)間:在地址輸入穩(wěn)定和OE有效時(shí)，從片選信號(hào)CE有效到數(shù)據(jù)穩(wěn)定輸出所需時(shí)間tOE輸出使能時(shí)間：在地址輸入穩(wěn)定和CE有效時(shí)，從輸出使能信號(hào)OE到數(shù)據(jù)穩(wěn)定輸出所需時(shí)間247.1.5

ROM應(yīng)用舉例（1）用于存儲(chǔ)固定的專(zhuān)用程序（3）利用ROM可實(shí)現(xiàn)查表或碼制變換等功能

查表功能－－查某個(gè)角度的三角函數(shù)

把變量值（角度）作為地址碼，其對(duì)應(yīng)的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱(chēng)為“造表”。使用時(shí)，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱(chēng)為“查表”。

碼制變換－－把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲(chǔ)單元中的內(nèi)容即可。（2）可實(shí)現(xiàn)各種組合邏輯函數(shù)CI3I2I1I0二進(jìn)制碼O3O2O1O0格雷碼CI3I2I1I0格雷碼O3O2O1O0二進(jìn)制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010例：用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路25C(A4)I3I2I1I0(A3A2A1A0)二進(jìn)制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3I2I1I0(A3A2A1A0)格雷碼O3O2O1O0(D3D2D1D0)二進(jìn)制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D02627例:試用ROM實(shí)現(xiàn)下列各函數(shù)28297.1只讀存儲(chǔ)器7.2隨機(jī)存取存儲(chǔ)器第七章半導(dǎo)體存儲(chǔ)器307.2隨機(jī)存取存儲(chǔ)器

7.2.1

SRAMSRAM結(jié)構(gòu)框圖CE

WE

OE

=

1

×

×I/O0~I/Om-1

高阻保持（微功耗）CE

WE

OE

=

0

1

0I/O0~I/Om-1

數(shù)據(jù)輸出讀CE

WE

OE

=

0

0

×I/O0~I/Om-1

數(shù)據(jù)輸入寫(xiě)CE

WE

OE

=

0

1

1I/O0~I/Om-1

高阻輸出無(wú)效兩個(gè)與門(mén)輸出0與門(mén)1輸出0與門(mén)2輸出1與門(mén)1輸出1與門(mén)2輸出0兩個(gè)與門(mén)輸出0SRAM存儲(chǔ)單元雙穩(wěn)態(tài)存儲(chǔ)單元電路列存儲(chǔ)單元公用的門(mén)控制管，與讀寫(xiě)控制電路相接Yi＝1時(shí)導(dǎo)通本單元門(mén)控制管:控制觸發(fā)器與位線(xiàn)的接通。Xi=1時(shí)導(dǎo)通來(lái)自列地址譯碼器的輸出來(lái)自行地址譯碼器的輸出31T5、T6導(dǎo)通T7

、T8均導(dǎo)通Xi=1Yj=1觸發(fā)器的輸出與數(shù)據(jù)線(xiàn)接通，該單元通過(guò)數(shù)據(jù)線(xiàn)讀取數(shù)據(jù)。觸發(fā)器與位線(xiàn)接通32（a）地址控制的讀操作（b）片選控制的讀操作SRAM的讀操作及時(shí)序圖33SRAM的寫(xiě)操作及時(shí)序圖（a）片選控制的寫(xiě)操作（b）寫(xiě)信號(hào)控制的寫(xiě)操作34357.2.2同步SRAM-同步靜態(tài)隨機(jī)存取存儲(chǔ)器（SSRAM）SSRAM是一種高速RAM。與SRAM不同,SSRAM的讀寫(xiě)操作是在時(shí)鐘脈沖節(jié)拍控制下完成的。寄存地址線(xiàn)上的地址寄存要寫(xiě)入的數(shù)據(jù)ADV=0:普通模式讀寫(xiě)ADV=1:叢發(fā)模式讀寫(xiě)=0:寫(xiě)操作=1:讀操作

寄存各種使能控制信號(hào)，生成最終的內(nèi)部讀寫(xiě)控制信號(hào)2位二進(jìn)制計(jì)數(shù)器,處理A1A036ADV=0:普通模式讀寫(xiě)片選無(wú)效=0:寫(xiě)操作WE=1:讀操作WE普通模式讀寫(xiě)模式:在每個(gè)時(shí)鐘有效沿鎖存輸入信號(hào),在一個(gè)時(shí)鐘周期內(nèi),由內(nèi)部電路完成數(shù)據(jù)的讀(寫(xiě))操作。讀A1地址單元數(shù)據(jù)I/O輸出A1數(shù)據(jù);開(kāi)始讀A2數(shù)據(jù)I/O輸出A2數(shù)據(jù);開(kāi)始讀A3數(shù)據(jù)I/O輸出A6數(shù)據(jù);開(kāi)始讀A7數(shù)據(jù)開(kāi)始讀A4地址單元數(shù)據(jù)I/O輸入A5數(shù)據(jù);開(kāi)始寫(xiě)A6數(shù)據(jù)I/O輸出A4數(shù)據(jù);開(kāi)始寫(xiě)A5數(shù)據(jù),37讀A2地址單元數(shù)據(jù)叢發(fā)模式讀A2+1中的數(shù)據(jù)叢發(fā)模式讀A2+2中的數(shù)據(jù)叢發(fā)模式讀A2+3中的數(shù)據(jù)叢發(fā)模式重新讀A2中的數(shù)據(jù)

ADV=1:叢發(fā)模式讀寫(xiě)叢發(fā)模式讀寫(xiě)模式：在有新地址輸入后,自動(dòng)產(chǎn)生后續(xù)地址進(jìn)行讀寫(xiě)操作,地址總線(xiàn)讓出。讀A1地址單元數(shù)據(jù)叢發(fā)模式讀A1+1中的數(shù)據(jù)叢發(fā)模式讀A1+2中的數(shù)據(jù)38在由SSRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)中，由于在時(shí)鐘有效沿到來(lái)時(shí)，地址、數(shù)據(jù)、控制等信號(hào)被鎖存到SSRAM內(nèi)部的寄存器中，因此讀寫(xiě)過(guò)程的延時(shí)等待均在時(shí)鐘作用下，由SSRAM內(nèi)部控制完成。此時(shí)，系統(tǒng)中的微處理器在讀寫(xiě)SSRAM的同時(shí)，可以處理其他任務(wù)，從而提高了整個(gè)系統(tǒng)的工作速度。SSRAM的使用特點(diǎn)39407.2.3

DRAM-動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器

T

存儲(chǔ)單元寫(xiě)操作:X=1=0T導(dǎo)通，電容器C與位線(xiàn)B連通輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線(xiàn)寫(xiě)入存儲(chǔ)單元如果DI為1，則向電容器充電，C存1;反之電容器放電,C存0。

-

刷新R行選線(xiàn)X讀/寫(xiě)輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線(xiàn)B讀操作:X=1=1T導(dǎo)通，電容器C與位線(xiàn)B連通輸出緩沖器/靈敏放大器被選通，C中存儲(chǔ)的數(shù)據(jù)通過(guò)位線(xiàn)和緩沖器輸出每次讀出后，必須及時(shí)對(duì)讀出單元刷新，即此時(shí)刷新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線(xiàn)對(duì)電容器C進(jìn)行刷新。

T

存儲(chǔ)單元

刷新R行選線(xiàn)X讀/寫(xiě)輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線(xiàn)B41SRAM和DRAM的比較種類(lèi)用途存取速度成本基本元件揮發(fā)性充電耗電量集成度SRAMCache較快高觸發(fā)器否不需要高低DRAM主存較慢低電容是需要低高42字?jǐn)U展各片RAM對(duì)應(yīng)的數(shù)據(jù)線(xiàn)聯(lián)接在一起；低位地址線(xiàn)也并聯(lián)接起來(lái)，而高位的地址線(xiàn)，首先通過(guò)譯碼器譯碼，然后將其輸出按高低位接至各片的選片控制端。7.2.4存儲(chǔ)容量的擴(kuò)展例:將8×1的存儲(chǔ)器擴(kuò)展為32×1的存儲(chǔ)器43位擴(kuò)展把各片對(duì)應(yīng)的地址線(xiàn)連接在一起，數(shù)據(jù)線(xiàn)并列使用即可例:將8×1的存儲(chǔ)器擴(kuò)展為8×3的存儲(chǔ)器44A1D1A0D0R/WCS上圖為4×2集成存儲(chǔ)單元,試將其擴(kuò)展為8×4的存儲(chǔ)器。此處是D1和D0，不是Di和Do——現(xiàn)在的存儲(chǔ)器的輸入端和輸出端是公共的，即所謂I/O端。45A1D1A0D0R/WCSA1D1A0D0R/WCSA1A0R/WCSD3D2D1D0方法：先進(jìn)行位擴(kuò)展，構(gòu)成4×4再進(jìn)行字?jǐn)U展，構(gòu)成8×4（或相反）位擴(kuò)展——地址、控制端并聯(lián)，輸出端分別輸出46A1D1A0D0R/WCSA1D1A0D0R/WCSA1A0R/WCSD3D2D1D0字?jǐn)U展——地址、R/W端并聯(lián)，輸出端分別并聯(lián)用高位地址控制片選端47A1D1A0D0R/WCSA1D1A0D0R/WCSA1A0R/WCSD3D2D1D0A1D1A0D0R/WCSA1D1A0D0R/WCSA2148先字?jǐn)U展（4×2——8×2），再位擴(kuò)展A1D1A0D0R/WCSA1D1A0D0R/WCSA1A0R/WD1D01A2兩片電路，如片選（地址）相同，輸出分開(kāi)——位擴(kuò)展片選（地址）不同，輸出并聯(lián)——字?jǐn)U展49A1D1A0D0R/WCSA1D1A0D0R/WCSA1A0R/WD1D01A2A1D1A0D0R/WCSA1D1A0D0R/WCSD1D01D3D250一些錯(cuò)誤情況A1D1A0D0R/WCSA1D1A0D0R/WCSA1D1A0D0R/WCSA1D1A0D0R/WCSD0D1BIN/FOUR10012EN3A3A2&&&&ME4×216×2只作了字?jǐn)U展,未做位擴(kuò)展51A1D1A0D0R/WCSA1D1A0D0R/WCSA1D1A0D0R/WCSA1D1A0D0R/WCSD3D2D1D0BIN/FOUR10012EN3A3A2&&&&ME4×28×41位地址碼變成了2位地址碼A3A2=01時(shí)選中左邊,A3A2=10時(shí)選中右邊,然則A3A2=00或11時(shí)，二片皆不工作,電路無(wú)輸出.52A1D1A0D0R/WCSA1D1A0D0R/WCSD3D2D1D0

1A3A3=0時(shí)D1D0有輸出D3D2無(wú)輸出,而A3=1時(shí)D1D0無(wú)輸出D3D2有輸出，輸出并非4位，且不相同53A1D1A0D0R/WCSA1D1A0D0R/WCSA1D1A0D0R/WCSA1D1A0D0R/WCSD3D2D1D0BIN/FOUR10012E