超大規(guī)模集成電路CAD

超大規(guī)模集成電路CAD電子科學(xué)技術(shù)與微電子教研室授課教師：

魯迎春Luyingc2000@學(xué)時：32學(xué)分：2☆課程關(guān)鍵詞IC：IntegratedCircuit是將系統(tǒng)邏輯與性能的設(shè)計要求轉(zhuǎn)化為具體物理版圖的過程。具體是指通過一系列特定的加工工藝，將晶體管等有源器件、電容和電阻等無源器件，按照一定的電路互連，“集成”在一塊半導(dǎo)體單晶片（如硅或砷化鎵）上，封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能。

VLSI：VeryLargeScaleIntegratedCircuit（萬門以上）EDA：

ElectronicDesignAutomationSOC：

SystemonchipSOPC：SystemonprogrammmablechipVDSM：VeryDeepSub-micronFPGA：FieldProgrammmableGatearrayTop-down:自頂向下☆課程的內(nèi)容與學(xué)時分配

章節(jié)內(nèi)容學(xué)時講課學(xué)時數(shù)實驗學(xué)時數(shù)一VLSI設(shè)計的概述33二VLSI設(shè)計方法；VLSI設(shè)計流程44三硬件描述語言的基本概念和用法；邏輯仿真軟件介紹752（Modelsim）四邏輯綜合的一般概念和方法；邏輯綜合軟件介紹642（Synplify/Pro）五可編程邏輯器件基本知識和開發(fā)環(huán)境QuartusⅡ介紹1064（QuartusⅡ）六SoC基本概念，自動布局布線的基本概念，VLSI設(shè)計的發(fā)展方向22總學(xué)時數(shù)32248☆課程的基本要求

掌握VLSI設(shè)計的基本概念掌握VLSI設(shè)計方法及相關(guān)設(shè)計流程掌握硬件描述語言在VLSI設(shè)計中的使用掌握可編程邏輯器件基本知識和開發(fā)環(huán)境掌握SOC的基本概念與自動布局、布線的基本流程☆選用教材和參考書目

選用教材：《VLSI設(shè)計》，王志功、朱恩編著電子工業(yè)出版社主要參考書目：《電子設(shè)計自動化與IC設(shè)計》李東生編著高等教育出版社《VLSI設(shè)計基礎(chǔ)》李偉華編著電子工業(yè)出版社《VISL設(shè)計導(dǎo)論》沈緒榜，杜敏著高等教育出版社《AlteraFPGA/CPLD設(shè)計》吳繼華，王誠編著人民郵電出版社《FPGA系統(tǒng)設(shè)計與實踐》黃智偉編電子工業(yè)出版社《VerilogHDL實用教程》張明編電子科技大學(xué)出版社平時成績30％出勤、實驗（上機、試驗）、課后練習(xí)考核成績70％：閉卷筆試授課方式：多媒體教學(xué)上課地點、時間：西二410，14～19周實驗地點、時間：逸夫樓10樓機房12月24日下午連四節(jié)（2：00～6：00）1月8日下午連四節(jié)（7：30～11：30）試驗內(nèi)容：Modelsim、Synplify/Pro、QuartusII考試時間：約課程結(jié)束后2～3周☆考試應(yīng)用領(lǐng)域VLSI民用通信學(xué)習(xí)娛樂軍用領(lǐng)域生物科技集成電路世界15強集成電路中國15強著名EDA軟件供應(yīng)商CadenceSynopsysMentorGraphicsAlteraEDA工具MathWorks-Matlabsynplify華大Panda系統(tǒng)-Zeni系列專業(yè)詞匯（掌握）★.IC-IntegratedCircuit:集成電路★.VDSM-VeryDeepSub-Micron:超深亞微米(<=0.25um)★.ASIC-ApplicationSpecificIntegratedCircuit:專用集成電路★.ASSP-ApplicationSpecificStandardParts:專用標(biāo)準(zhǔn)部件★.VLSI-veryLarge-ScaleIntegration:超大規(guī)模集成電路★.EDA-ElectronicDesignAutomation：電子設(shè)計自化★.SOC-systemonachip:片上系統(tǒng)★.SOPC-systemonprogrammablechip:可編程片上系統(tǒng)★.IP-IntellectualProperty：指知識產(chǎn)權(quán)、著作權(quán)★.CPLD-complexProgrammableLogicDevice:復(fù)雜可編程邏輯器件★.FPGA-FieldProgrammableGateArray:現(xiàn)場可編程門陣列★.BGA-BallGridArray:球柵陣列★.GAL-GenericArrayLogic:通用陣列邏輯★.GA-GateArray:門陣列★.LUT-Look-UpTable:查找表★.EDIF-ElectronicDesignInterchangeFormat：電子設(shè)計網(wǎng)表格式★.NRE-NonRecurringEngineering：非重復(fù)性工程成本或一次性工程成本★.P&R-placeandroute:布局布線★.VerilogHDL：一個專用的、高級的、基于文本的設(shè)計輸入語言★.VHDL：VHSIC硬件描述語言，高級的基于文本的設(shè)計輸入語言★.DRC－Designrulecheck：設(shè)計規(guī)