階段性考核之一-組合邏輯電路設計實驗_第1頁
階段性考核之一-組合邏輯電路設計實驗_第2頁
階段性考核之一-組合邏輯電路設計實驗_第3頁
階段性考核之一-組合邏輯電路設計實驗_第4頁
階段性考核之一-組合邏輯電路設計實驗_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

組合邏輯部分設計型實驗報告實驗題目學生姓名班 級學 號任課教師實驗成績完成時間

設計一個實現兩個一位二進制數相加的全加器電路馬欣躍電信

1222012301020206邢曉敏

（1）

（2）

（3）

1．

寫出全加器邏輯函數表達式，并轉化成與非-與非式

ABC

i i i i i i

i i i

i

i

i

i

i

i

i

i i i i i i i

i i i i i

i i i i i

i

i

i

i

i

i

2．

3．

1，當

1；

7448，正常顯示結果。1．

ABC

2．

3．

1，當

1；當

2；當

線-8

1．

ABC

m

mmm

mmmm

mmmm

mmmm

2．

3．

，當

2；當

3。

1．

ABC

S，高位進位

兩個輸入變量，A、B，D0～D3

，2Y

2．

3．S1，S2，S2

接在數碼管的高位，實現信號的輸入和輸出。當1

1；當

2；當

3。

附錄

1：方案一仿真電路圖VCC

=

7126354

ABCD~LT~RBI~BI/RBO

OAOBOCODOEOFOG

1312111091514

CK

=

=

B

C

E

F

G附錄

2：方案二仿真電路圖VCCS2B

S2B

鍵

=

7126354

A

OAB

OBC

OCD

ODOE~LT

OF~RBI

OG~BI/RBO

1312111091514鍵

=

S3C鍵

=

CK

B

C

E

F

G附錄

3：方案三仿真電路圖VCC

S1A

=

S2B

=

S3C

=

CK

B

C

E

F

G

VCC

附錄

4：方案四仿真電路圖

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論