第7章基本系統設計

教學要求：

?了解TMS320C54x硬件系統組成;

?掌握外部存儲器和I/O擴展電路、A/D和D/A接口、時鐘及復位等電路設計方法;

?了解供電系統設計、JTAG在線仿真調試接口電路設計以及TMS320C54x的引導方式。17.1TMS320C54x硬件系統組成7.2外部存儲器和I/O擴展7.3A/D和D/A接口設計7.4時鐘及復位電路設計7.5供電系統設計7.6JTAG在線仿真調試接口電路設計7.7TMS320C54x的引導方式及設計27.1TMS320C54x硬件系統組成

典型的DSP目標板包括DSP、存儲器、模擬控制與處理電路、各種控制口與通信口、電源處理以及為并行處理提供的同步電路等

BACK37.2外部存儲器和I/O擴展擴展的原因：（1）僅有少數DSP采用片內EPROM/Flash存儲程序，可以不外掛；大多數DSP在加電后，從EPROM/Flash中讀取固化程序，將其裝到片內或片外RAM中運行，這樣做的一個原因是RAM的訪問速度較快。（2）在許多場合需要用片外RAM存儲大量數據并與其他設備握手并傳輸數據。（3）C54x的片內通用I/O資源有限，而在實際應用中，很多情況要通過輸入/輸出接口完成外設與DSP的聯系，因此，一個應用系統I/O的擴展往往是不可缺少的。4擴展的方法：

C54xDSP的外部接口包括數據總線、地址總線和一組用于訪問片外存儲器與I/O端口的控制信號線。

C54xDSP外部程序、數據存儲器以及I/O擴展地址和數據總線的復用，完全依靠片選和讀寫選通配合時序控制完成。表7-1

外部接口總線是一組并行接口。它有兩個相互排斥的選通信號/MSTRB和/IOSTRB。前者用于訪問外部程序或數據存儲器，后者用于訪問I/O設備。讀/寫信號則控制數據傳送的方向。57.2.1外擴存儲器設計為了高速交換數據，采用并口擴展存儲器。在選擇外部存儲器時，應考慮的主要問題：電壓在DSP應用系統中最好使用同一工作電壓的外部存儲器（+5V，+3.3V，+1.8V），以方便系統的硬件設計，提高存取效率。速度

DSP無論是運算還是存取數據，速度都很快。必須選擇高速的存儲器與之匹配。當存儲器的速度無法實現與DSP的同步時，則DSP需要以軟件或硬件的方式插入等待周期，以便和外部存儲器或外設交換數據。容量外部存儲器的容量大小應由系統需求來決定。除應注意總容量的大小外，還要注意數據總線的位數。在系統設計時，建議選用具有相同數據總線位數的DSP芯片和外部存儲器，這樣將有助于簡化軟件設計。67.2外部存儲器和I/O擴展

外部存儲器擴展電路

（直接接口法）

其中：ADDRESS為地址總線，DATA為數據總線，R/W為讀/寫信號(輸出)，/MSTRB為外部存儲器選通信號(輸出)，/DS為數據空間選擇信號(輸出)，/PS為程序空間選擇信號(輸出)，READY為數據準備好信號(輸入)，/MSC為微狀態(tài)完成信號(輸出)。

77.2.2外擴I/O接口電路設計I/O配置（3部分構成）通用I/O引腳：BIO和XFBIO（分支轉移控制輸入引腳）：用來監(jiān)控外圍設備，在時間要求苛刻的循環(huán)中，不允許受干擾。此時可以根據該引腳的狀態(tài)(即外圍設備的狀態(tài))決定分支轉移的去向，以代替中斷。XF（外部標志輸出引腳）：可以通過軟件命令向外部器件發(fā)信號。

例如：SSBXXF；引腳置1RSBXXF

；引腳復位82)BSP引腳用作通用I/O

在滿足下面兩個條件的情況下能將串口的引腳(CLKX、FSX、DX、CLKR、FSR和DR)用做通用的I/O引腳。串口的相應部分處于復位狀態(tài)，即寄存器SPC[1，2]中的(R/X)RST＝0。串口的通用I/O功能被使用，即寄存器PCR中的

(R/X)IOEN＝1。串口的引腳控制寄存器PCR中含有控制位，以便將串口的引腳設置為輸入或輸出。P205表7-4給出了串口引腳的I/O設置。93)HPI的數據線引腳用作通用I/O引腳

HPI接口的8位雙向數據總線可以用做通用的I/O引腳。條件：這一用法只有在HPI接口不被允許，即在復位時HPIENA=0的情況下才能實現。

實現方法：通用I/O控制寄存器(GPIOCR)（表7-5）和通用I/O狀態(tài)寄存器(GPIOSR)（表7-6）用來控制HPI數據引腳的通用I/O功能。107.2外部存儲器和I/O擴展

2.I/O接口擴展

TMS320C54x的64K字I/O空間必須通過外加緩沖或鎖存電路，配合外部I/O讀寫控制時序構成片外外設的控制電路。下圖中采用數據/地址鎖存器(74HC273)和CPLD給C54x擴展了一個8位輸出口。BACK117.3A/D和D/A接口設計7.3.1A/D接口設計A/D轉換器主要技術指標：位數、轉換速率、輸入/輸出模擬信號的極性、信號幅度、阻抗匹配、數字接口、電源數量等。DSP與A/D之間的連接線：讀/寫線、片選線、數據線。數據線連接方式：并行和串行。?串行連接線少，硬件簡單，有很多ADC芯片可以與DSP串口實現無縫連接，即不需要任何外圍電路，因此有很廣泛的應用，例如TLC320AD50C與DSP的接口電路,但由于串行接口速度較低，滿足不了對A/D數據傳輸速度高的場合。?并行總線和ADC連接時，ADC相當于一個I/O設備或存儲器設備，DSP的總線經過譯碼來訪問和控制ADC。121.DSP與串行A/D連接137.3A/D和D/A接口設計

2.并行A/D轉換器與TMS320VC5402的接口

1）并行A/D轉換器TLV1571的結構

TLV1571是一款專門為DSP配套制作的10位并行A/D轉換器。它由高速10位ADC、并行接口和時鐘電路組成，內部包含兩個片內控制器(CR0和CR1)，通過雙向并行端口可以控制A/D轉換啟動、讀寫控制等。

147.3A/D和D/A接口設計

2）并行A/D轉換器TLV1571的特點

(1)與DSP和微控制器兼容的并行接口。

(2)二進制/2的補碼輸出。

(3)硬件控制的擴展采樣。

(4)硬件或軟件啟動轉換。3）并行A/D轉換器TLV1571的引腳說明：/CSTART:硬件采樣和轉換啟動輸入，下降沿啟動采樣，上升沿啟動轉換

/INT/EOC:轉換結束/中斷

157.3A/D和D/A接口設計

4）TLV1571與TMS320VC5402的連接（1）TLV1571與VC5402的連接圖。

TLV1571作為擴展的I/O設備，占用一個I/O地址（7FFFH）。TLV1571采用內部時鐘。16（2）對TLV1571的操作過程如下：?通過DSP選通TLV1571(置/CS信號為低)，同時通過數據總線向內部控制寄存器（CR0、CR1）寫入兩個控制字（置/WR為低）；?等待TLV1571產生中斷信號(轉換完成時，/INT信號產生下降沿)；?DSP響應TLV1571的中斷，讀入數據到DSP，同時通知TLV1571讀入完成，TLV1571得到讀入完成信號(置/RD為低)，開始下一次采樣過程。?在響應中斷過程中，TLV1571留出6個指令周期等待DSP讀數據，如果DSP一直沒有讀數據，也就是TLV1571收不到/RD為低信號，TLV1571將不再采樣直到接收到/RD為低信號，TLV1571才開始采樣。177.3.2D/A接口設計D/A轉換器分類：并行和串行并行D/A：DSP與并行D/A轉換器可實現高速的D/A轉換.

典型的并行D/A：TLC7528、TLC5510(8位)。串行D/A：具有接口方便、電路設計簡單的特點，可以和DSP實現無縫連接。典型的串行D/A：TLC5617、TLC320AD50C(16位)。18并行D/A（TLC7528）與C5402的接口設計

TLC7528是雙路、8位并口數字模擬轉換器，具有單獨的片內數據鎖存器。TLC7528工作特點?易與微處理器接口。?片內數據鎖存。?在每個A/D轉換范圍內具有單調性。?可與模擬器件AD7528和PMIPM-7528互換。?適合于TMS320接口的數字信號應用的快速控制信號。?電壓方式(Voltage-Mode)工作。197.3A/D和D/A接口設計

2)TLC7528工作原理

TLC7528包括兩個相同的8位乘法D/A。每一個DAC由反相R-2R梯形網絡、模擬開關以及數據鎖存器組成。二進制加權電流在DAC輸出與AGND之間切換。大多數應用僅需加上外部運算放大器和電壓基準。其原理圖如圖所示。207.3A/D和D/A接口設計

3)TLC7528與TMS320VC5402的接口設計

TLC7528與C5402的接口電路如圖所示。TLC7528電源采用5V供電，因此DB0～DB7與D0～D7直接相連。/CS是片選腳，可以利用DSP的IS與地址線A15經過譯碼產生片選信號，其地址為7FFFH，/DACA、/DACB為輸出通道選擇信號，本電路只使用一個輸出DACA，因此直接將此引腳和/CS短接。選擇單極性輸出，RFBA端輸入運放反饋信號。模擬電壓信號從VOA輸出。

212.

串行DAC（TLC5617）與C5402的接口設計1)

TLC5617工作原理

TLC5617是帶有緩沖基準輸入的雙路10位電壓輸出數模轉換器。單電源5V供電，輸出電壓范圍為基準電壓的2倍，且單調變化。

TLC5617通過與CMOS兼容的3線串行接口實現數字控制，器件接收的用于編程的16位字的前4位用于產生數據的傳送模式，中間10位產生模擬輸出，最后兩位為任意的LSB位。

TLC5617數字輸入端帶有施密特觸發(fā)器，具有較高的噪聲抑制能力。輸入數據更新速率為1.21MHz，數字通信協議符合SPI、QSPI、Microwire標準。

主要用途：由于TLC5617功耗極低(慢速方式3mW，快速方式8mW)，采用8引腳小型D封裝，可用于移動電話、電池供電測試儀表以及自動測試控制系統等領域。227.3A/D和D/A接口設計

2)TLC5617與TMS320C5402的McBSP接口設計

TLC5617符合SPI數字通信協議，而C54xx系列DSP芯片的多通道緩沖串口(McBSP)工作于時鐘停止模式時與SPI協議兼容。發(fā)送時鐘信號(CLKX)對應于SPI協議中的串行時鐘信號(SCLK)，發(fā)送幀同步信號(FSX)對應于從設備使能信號(CS)。TLC5617與C5402的McBSP0接口連接如圖所示。237.3A/D和D/A接口設計

3)軟件設計軟件程序包括主程序、McBSP0串口初始化程序和CPU中斷服務程序。其中：中斷服務程序分別對數據進行處理，然后在TLC5617的A、B兩個通道同時輸出。匯編源程序從略。BACK247.4時鐘及復位電路設計7.4.1時鐘電路時鐘信號的產生兩種方法：

一是使用外部時鐘源的時鐘信號，將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應用。二是利用DSP芯片內部的振蕩器構成時鐘電路，在芯片的Xl和X2/CLKIN引腳之間接入一個晶體，用于啟動內部振蕩器。257.4.2DSP復位電路復位方法：當時鐘電路工作后，只要在RS引腳上出現兩個以上外部時鐘周期的低電平，芯片內部所有相關寄存器都初始化復位。只要RS保持低電平，則芯片始終處于復位狀態(tài)。只有當此引腳變?yōu)楦唠娖胶?，芯片內的程序才可以從FF80h地址開始運行。復位的重要性：對于DSP系統而言，上電復位電路雖然只占很小的一部分，但它的好壞將直接影響系統的穩(wěn)定性復位方式（三種）：上電復位、手動復位、軟件復位，前兩種是通過硬件電路實現的復位，后一種是通過指令方式實現的復位。26RC復位電路

利用RC電路的延遲特性給出復位需要的低電平時間。在上電瞬間，由于電容C上的電壓不能突變，所以通過電阻R進行充電，充電時間由RC的乘積值決定，一般要求大于5個外部時鐘周期，可根據具體情況選擇。圖7.23

下圖為一個實際設計的系統復位電路(從DSP最小系統設計中截取的一部分電路圖)可以分別通過上電或按鈕兩種方式復位。按鈕的作用是當按鈕按下時，將電容C上的電荷通過按鈕串聯的電阻R釋放掉，使電容C上的電壓降為0。當按鈕松開時，電容C的充電過程與上電復位相同，從而實現手動按鈕復位。

272.專用的復位電路

RC復位電路特點：結構簡單，但可靠性差，在惡劣的環(huán)境中很容易受到干擾影響，引起誤動作。因此，在要求比較高的場合，為保證設備的正常運行，必須設置硬件監(jiān)控電路。

專用復位電路（MAX706）：它是MAXIM公司推出的集復位、掉電檢測、看門狗功能于一體的多功能芯片，DIP8腳封裝。28MAX706主要功能：上電、掉電以及降壓情況下的復位輸出。(2)獨立的“看門狗”輸出。如果在1.6s內看門狗輸入端未被觸發(fā)，“看門狗”輸出將變?yōu)榈碗娖?。即當程序走飛后，它也能夠使DSP系統復位。1.25V門限檢測器，用于電源故障報警、低電壓檢測或+5V以外的電源的監(jiān)控。(4)低電平有效的人工復位輸出。297.4時鐘及復位電路設計

MAX706應用：

MAX706應用在DSP中的接線如圖所示。MR手動復位引腳內部有上拉電阻，可直接通過一個按鍵接地。不管是上電、手動、掉電或程序走飛等引起的復位，引腳至少會保持140ms的低電平，保證DSP系統復位，大大提高了系統抗干擾的能力。BACK307.5供電系統設計

C54x系列芯片電源分為兩種，即內核電源與I/O電源。I/O電源一般采用3.3V設計；內核電源采用3.3V、2.5V或1.8V電源。7.5.1DSP供電電源設計TMS320VC5402的典型電源電路

3.3V單電源供電：可選用TI公司的TPS7133、TPS7233、TPS7333芯片，也可以選用Maxim公司的MAX604、MAX748芯片。采用雙電源供電：可以采用TPS73HD301、TPS73HD325、TPS73HD318等系列芯片。317.5.2省電工作方式1、省電模式：TMS320VC54x有四種省電模式，它們可以使CPU暫時處于休眠狀態(tài)，這時的功耗比正常模式要低，但能保持CPU的內容并在恢復正常供電后，恢復正常工作。實現方法：可以通過執(zhí)行IDLE1、IDLE2、IDLE3指令；或者使/HOLD信號變低，同時將HM狀態(tài)位置1以進入省電模式。2、其他省電功能：VC54x還有兩個功能影響省電操作：外部總線關斷和CLKOUT關斷。BACK327.6JTAG在線仿真調試接口電路設計

7.6JTAG在線仿真調試接口電路設計

JTAG是一種通用標準接口，允許不同類型的DSP、甚至其他帶有JTAG信號引腳的任何器件組成JTAG鏈，DSP仿真啟用軟件設置后，可以將仿真器支持的1個或幾個DSP選擇出來進行調試。在大多數情況下，自己開發(fā)的電路板只要引出的14腳插針和下圖相一致、電路板和仿真器之間的連接電纜不超過6in(1in=2.54cm)即可以采用如圖所示接法。

BACK337.7TMS320C54x的引導方式及設計

在CCS開發(fā)環(huán)境下，PC機通過不同類型的JTAG電纜與用戶目標系統中的DSP通信，幫助用戶完成調試工作。

Bootloader技術：當用戶在CCS環(huán)境下完成開發(fā)任務，編寫完成用戶軟件之后，需要脫離依賴PC機的CCS環(huán)境，并要求目標系統上電后可自行啟動并執(zhí)行用戶軟件代碼，這就需要用到Bootloader技術。同時Bootloader也指由TI在生產芯片時預先燒制在TMS320VC5402片內ROM中，完成該功能段的一般代碼名稱。347.7TMS320C54x的引導方式及設計Bootloader技術

C5402是RAM型器件，掉電后不能保持任何用戶信息，所以需要用戶把執(zhí)行代碼存放在外部的非易失存儲器內，在系統上電時，通過Bootloader將存儲在外部媒介中的代碼搬移到C5402高速的片內或片外RAM內，搬移成功后自動去執(zhí)行代碼，完成自啟動過程。

Bootloader技術提供很多種不同的啟動模式，包括并行8bit/16bit的總線型啟動、串口型啟動和HPI口啟動等模式，兼容多種不同系統需求。357.7TMS320C54x的引導方式及設計2.C5402的啟動模式(1)HPI啟動模式：由外部處理器(即主機)將執(zhí)行代碼通過C5402的HPI口搬移到C5402片內RAM。當主機搬