第3章信號發(fā)生器-3

第3章．信號發(fā)生器3.1信號發(fā)生器概述

3.2正弦信號發(fā)生器的性能指標3.3低頻信號發(fā)生器3.4射頻信號發(fā)生器3.5掃頻信號發(fā)生器3.6脈沖信號發(fā)生器3.7函數(shù)信號發(fā)生器射頻信號發(fā)生器能產(chǎn)生正弦信號發(fā)生器，輸出頻率范圍一般在300KHz～1GHz，大多數(shù)具有調(diào)幅，調(diào)頻及脈沖調(diào)制等功能，也稱為高頻信號發(fā)生器。具有一種或一種以上調(diào)制或組合調(diào)制（正弦調(diào)幅、正弦調(diào)頻、斷續(xù)脈沖調(diào)制）。高頻信號發(fā)生器的輸出幅度調(diào)節(jié)范圍較大。3.4射頻信號發(fā)生器分類：調(diào)諧信號發(fā)生器合成信號發(fā)生器鎖相信號發(fā)生器特點：可調(diào)節(jié)微弱信號的輸出（可小于1μV）具有良好的屏蔽應有調(diào)制功能3.4射頻信號發(fā)生器內(nèi)調(diào)制信號振動器緩沖放大器調(diào)幅器調(diào)制度計步進衰減輸出級電子電壓表主振蕩器調(diào)頻器電源FMAMS1S2調(diào)制輸出外調(diào)制輸入輸出高頻信號發(fā)生器框圖3.4.1調(diào)諧信號發(fā)生器反饋方式：變壓器反饋式電感反饋式電容反饋式調(diào)諧信號發(fā)生器的振蕩器通常為LC振蕩器。通常用改變電感L來改變頻段，改變電容C進行頻段內(nèi)頻率細調(diào)。3.4.1調(diào)諧信號發(fā)生器調(diào)諧放大器作用：放大振蕩器輸出的高頻信號電壓在輸出級和振蕩器間起隔離作用（緩沖放大器）兼作調(diào)幅信號的調(diào)幅器放大器通常采用調(diào)諧放大器。3.4.1調(diào)諧信號發(fā)生器（1）變壓器反饋式振蕩器3.4.1調(diào)諧信號發(fā)生器（2）電感式反饋式振蕩器3.4.1調(diào)諧信號發(fā)生器（3）電容反饋式振蕩器3.4.2鎖相信號發(fā)生器頻率合成原理頻率的代數(shù)運算是通過倍頻、分頻及混頻技術來實現(xiàn)。3.4.2.1頻率合成的基本概念頻率1輸出石英晶體代數(shù)運算（加、減、乘、除）頻率合成原理頻率n輸出基準頻率2.頻率合成分類及特點⑴直接頻率合成

通過頻率的混頻、倍頻和分頻等方法來產(chǎn)生一系列頻率信號并用窄帶濾波器選出，下圖是其實現(xiàn)原理。晶振諧波發(fā)生器（倍頻）分頻（÷10）8MHz混頻（+）混頻（+）2MHz濾波分頻（÷10）2.8MHz濾波0.28MHz分頻（÷10）混頻（+）濾波6MHz6.28MHz0.628MHz3MHz3.628MHz直接式頻率合成原理框圖1MHz1MHz9MHz優(yōu)點：頻率切換迅速，相位噪聲很低。缺點：電路硬件結構復雜，體積大，價格昂貴，不便于集成化。⑵鎖相式頻率合成

一種間接式的頻率合成技術。它利用鎖相環(huán)（PLL）把壓控振蕩器（VCO）的輸出頻率鎖定在基準頻率上，這樣通過不同形式的鎖相環(huán)就可以在一個基準頻率的基礎上合成不同的頻率。優(yōu)點：易于集成化，體積小，結構簡單，功耗低，價格低等優(yōu)點。缺點：頻率切換時間相對較長，相位噪聲較大。

⑶直接數(shù)字合成（DDS）

是基于取樣技術和數(shù)字計算技術來實現(xiàn)數(shù)字合成，產(chǎn)生所需頻率的正弦信號優(yōu)點：能實現(xiàn)快捷變和小步進，且集成度高，體積小缺點：頻率上限較低，雜散也較大。3.頻率合成技術的發(fā)展

直接式、間接（鎖相環(huán)）式和直接數(shù)字式頻率合成技術都有其優(yōu)缺點，單獨使用任何一種方法，很難滿足要求。因此可將這幾種方法綜合應用，特別是DDS與PLL的結合,可以實現(xiàn)快捷變化，小步進及較高的頻率上限。各種頻率合成方式的綜合:3.4.2.2鎖相環(huán)（PLL）的基本概念1.鎖相環(huán)基本工作原理及性能

鎖相環(huán)是一個相位環(huán)負反饋控制系統(tǒng)。該環(huán)路由鑒相器（PD）、環(huán)路濾波器（LPF）、電壓控制振蕩器（VCO）及基準晶體振蕩器等部分組成。鎖相環(huán)控制系統(tǒng)原理圖frVrVCOPDLPFVofOVd基準晶體振蕩器鎖相環(huán)的主要性能指標:同步帶寬：鎖定條件下輸入頻率所允許的最大變化范圍捕捉帶寬：環(huán)路最終能夠自行進入鎖定狀態(tài)的最大允許的頻差環(huán)路帶寬:鎖相環(huán)的頻率特性具有低通濾波器的傳輸特性，其高頻截止頻率稱為環(huán)路帶寬。2.鎖相環(huán)的基本形式

⑴倍頻式鎖相環(huán)倍頻環(huán)實現(xiàn)對輸入頻率進行乘法運算，主要有兩種形式：諧波倍頻環(huán)和數(shù)字倍頻環(huán)（a）諧波倍頻環(huán)VCOPDLPFfO=Nfifi諧波形成Nfifo=Nfi（b）數(shù)字倍頻環(huán)VCOPDLPFfi÷N倍頻式鎖相環(huán)原理圖fi×NPLLNfi（c）倍頻環(huán)簡化圖⑵分頻式鎖相環(huán)分頻環(huán)實現(xiàn)對輸入頻率的除法運算，與倍頻環(huán)相似，也有兩種基本形式。分頻式鎖相環(huán)原理圖VCOPDLPFfo=fi/Nfi÷N（b）數(shù)字分頻環(huán)VCOPDLPFfo=fi/Nfi諧波形成（a）諧波分頻環(huán)fi÷NPLLfo=fi/N（c）分頻環(huán)簡化圖⑶混頻式鎖相環(huán)混頻環(huán)實現(xiàn)對頻率的加減運算PDLPFVCOM（＋）fi1fi2fo+fi2（b）相減混頻環(huán)PDLPFVCOM（－）fi1fi2fo=fi1+fi2fo-fi2（a）相加混頻環(huán)fo=fi1-fi2混頻鎖相環(huán)+PLLfi1fi2fo=fi1+fi2-PLLfi1fi2fo=fi1-fi2（c）相加環(huán)簡化圖（d）相減環(huán)簡化圖⑷多環(huán)合成單元單環(huán)合成單元存在頻率點數(shù)目較少，頻率分辨率不高等缺點，所以一個合成式信號源都是由多環(huán)合成單元組成fo=Nfi1+fi23400～5100KHz10KHzPD2LPF2VCO2M（－）fi2fi1fo-Nfi1Nfi1內(nèi)插振蕩器環(huán)1環(huán)2倍頻環(huán)加法混頻環(huán)（a）雙環(huán)合成器原理結構框圖100～110KHz×NPLLNfi1+PLLfi1fi2fo=Nfi1+fi2（b）雙環(huán)合成器簡化結構框圖雙環(huán)合成器原理結構圖VCO1PD1LPF1諧波形成實例分析：十進頻率合成器

該頻率合成器中采用了十進鎖相合成單元，輸出頻率是采用十進數(shù)字盤來選擇，它可以提供更高的輸出頻率準確度。目前十進頻率合成器已作為一個標準頻率源而獲得廣泛應用。（1）十進頻率合成器組成五個DS-1合成單元串接起來，其輸出頻率被送到合成單元DS-2，得到輸出頻率為21～22MHz,DS-2的輸出加到合成單元DS-4，得到輸出頻率為101～122MHz,合成單元DS-3輸出為101～92MHz，DS-3與DS-4的輸出頻率加到混頻器M進行相減，最后得到200Hz～30MHz的輸出頻率。DS-10-9×1HzDS-10-9×10HzDS-10-9×100HzDS-10-9×1KHzDS-10-9×10KHzDS-20-9×100KHzDS-40-2×10MHzDS-30-2×1MHz21～22MHz1.2～1.3MHz1.2～1.3MHz1.2～1.3MHz1.2～1.3MHz1.2～1.3MHz≈內(nèi)插振蕩器0～1Hz1.2～1.3MHz9MHz100KHzM（-）101～92MHz101～122MHz200Hz～30MHz×÷5MHz9MHz1MHz100KHz2.5MHzS1S2S3S4S5十進鎖相式頻率合成器組成框圖

(2)十進鎖相合成單元VCOPDLPF1.8～2.7MHz100KHz諧波形成NfiDS-1原理框圖M1（＋）M2（＋）9MHz1.2～1.3MHz基準后一位合成單元10.2～10.3MHz÷1012～13MHz1.2～1.3MHz倍頻環(huán)1）DS-1合成單元2）DS-2合成單元VCOPDLPF1.8～2.7MHz100KHz諧波形成NfiDS-2原理框圖M1（＋）M2（＋）9MHz1.2～1.3MHz基準“×10KHz”單元輸出19.2～19.3MHz21～22MHz倍頻環(huán)×218MHz3）DS-3合成單元VCOPDLPF101～92MHz1MHz諧波形成NfiDS-3原理框圖倍頻環(huán)fi4）DS-4合成單元PDLPFVCOM（－）DS-2的輸出0：80MHz加法混頻環(huán)21～22MHz101～122MHzDS-4原理框圖基準倍頻環(huán)5MHzVCOPDLPF諧波形成1：90MHz2：100MHz（3）輸出頻率的連續(xù)調(diào)節(jié)為了使輸出頻率連續(xù)可調(diào)，頻率合成器中加入了一個內(nèi)插振蕩器VCOPDLPF1.2～1.3MHz100KHz諧波形成內(nèi)插振蕩器組成框圖基準12S+P當選擇開關S置于1時，內(nèi)插振蕩器是一個倍頻環(huán)，它輸出一個1.2MHz的固定點頻，此時頻率合成器只能輸出離散頻率。當內(nèi)插振蕩器的開關S置于2時，VCO就作為一個頻率連續(xù)可調(diào)的振蕩器工作，調(diào)節(jié)電位器P，改變VCO的偏壓，可使它的輸出在1.2MHZ～1.3MHZ之間連續(xù)變化。3.4.2.2提高頻率分辨力的鎖相合成技術1提高頻率分辨力的技術途徑

頻率增量越小，轉換時間越長，轉換時間的計算一般采用經(jīng)驗公式

在保證轉換時間不變的前提下，提高頻率分辨力的途徑主要有：多環(huán)頻率合成法；小數(shù)分頻法。

2多環(huán)頻率合成法下面是一個三環(huán)鎖相頻率合成器原理框圖

三環(huán)PLL合成器VCOBPDBLPFBfBfi÷NB÷MVCOCPDCLPFC－BPFfoVCOAPDALPFA+÷NAfA×NAPLL+PLL÷M×NBPLLfifo三環(huán)合成器簡化框圖fBfA環(huán)A輸出頻率為:環(huán)B的輸出頻率為:由環(huán)C有：因此，合成器的輸出頻率為：3小數(shù)分頻法

小數(shù)分頻是通過可變分頻和多次平均的辦法實現(xiàn)例如要實現(xiàn)4.3的小數(shù)分頻，只要在10次分頻中作7（即10-3）次除4，3次除5就可以得到。又如，要實現(xiàn)7.32的小數(shù)分頻，只要在每100次分頻中作68（100-32）次除7，32次除8即可。VCOPDLPFuifi÷NfoN存儲器F存儲器uo脈沖刪除接口小數(shù)分頻實現(xiàn)電路圖OVFACCU例:分頻比為4.3的實現(xiàn)過程若分頻比為4.3,則在輸入信號的10個周期內(nèi)，輸出信號為43個周期。每一次循環(huán)過程中，在ui各周期內(nèi)，累加器的值和其分頻系數(shù)如表3-1所示。序號12345678910累加值0.30.60.90.20.50.80.10.40.70分頻系數(shù)4445445445表3-1輸入信號每周期內(nèi)的分頻系數(shù)和累加值（分頻比為4.3）小數(shù)分頻電路的改進小數(shù)分頻時,輸入輸出頻率之比不是整數(shù),使得鑒相器的輸出出現(xiàn)階梯電壓變化，這個電壓加到VCO上會使得合成器頻譜變差。同時累加值（累加器ACCU中的存數(shù)）恰好也是與其一致的階梯變化，因此將該數(shù)據(jù)進行D/A轉換后加到PD的輸出端就可以抵消該變化。VCOPDLPFurfr÷NDACfoN存儲器F存儲器uo脈沖刪除接口﹢改進的小數(shù)分頻實現(xiàn)電路圖+OVFACCU-3.4.2.3擴展頻率上限的鎖相合成技術擴展頻率上限的方法:前置分頻器法;多模分頻器法。1前置分頻器法前置分頻法是在反饋回路加一個前置的固定分頻器，先將輸出頻率進行固定模數(shù)為的分頻，然后再送到可編程分頻器進行可變的分頻。前置分頻鎖相頻率合成器PDLPFVCO÷N÷M模數(shù)控制fifofd該方法使頻率上限提高了M倍，但頻率分辨力下降了M倍。2多模分頻鎖相頻率合成技術多摸分頻器:模值（分頻比）可以在多個固定的值上改變的分頻器,多模分頻器的最高工作頻率雖不如固定的前置分頻器高，但比可變分頻器高得多。PDLPFVCO÷N1÷N2V/V+1fifo變模分頻器模式控制雙模分頻鎖相頻率合成器置初值

N1輸出到鑒相器的一個參考周期中，包含的VCO輸出信號的周期數(shù)N為:在鎖相環(huán)鎖定的情況下，合成器輸出頻率為：此時雙模分頻器的工作頻率為：fo分頻器Ｎ１的工作頻率為：fo／v分頻器Ｎ２的工作頻率為：fo／（v＋１）

由上式可知，當Ｎ２變化１時，fo變化為fi，即輸出頻率分辨力為fi．因此在保持頻率分辨力不變的前提下提高了合成器的最大輸出頻率。3.４.3直接數(shù)字合成技術１DDS組成原理直接數(shù)字合成（DirectDigitalSynthesis）的基本原理是基于取樣技術和計算技術，通過數(shù)字合成來生成頻率和相位對于固定的參考頻率可調(diào)的信號。3.４.3.1

直接數(shù)字合成基本原理

設取樣時鐘頻率為，正弦波每一周期由Ｎ個取樣點構成，則該正弦波的頻率為：DDS的實現(xiàn)原理如下圖所示地址計數(shù)器（÷N）正弦波ROM存儲器D/ALPFfcfoDDS組成原理輸出信號頻率fo:取決于兩個因數(shù)：⑴參考時鐘頻率；⑵ROM中存儲的正弦波；如果地址計數(shù)器以步進M（M>=1)進行累加，則可在fc和ROM數(shù)據(jù)不變的情況下改變輸出頻率，此時fo為：2相位累加器原理

當改變地址計數(shù)器計數(shù)步進值（即以值M來進行累加），同樣可以改變每周期采樣點數(shù)，從而實現(xiàn)輸出頻率的改變。地址計數(shù)器步進值改變可以通過相位累加法來實現(xiàn)相位鎖存器頻率控制字M相位累加器fr波形存儲RAMD/A轉換LPFfo24～48位14～16位相位累加器原理為便于理解，可以將正弦波波形看作一個矢量沿相位圓轉動，相位圓對應正弦波一個周期的波形。波形中的每個采樣點對應相位圓上的一個相位點。步進點數(shù)2564096655361048576167772164294967296281474976710656N8121620243248數(shù)字相位圓設相位累加器位數(shù)為N，頻率控制字為M，參考時鐘頻率為fc，則DDS輸出頻率為：截斷誤差：一般舍去N的低位，只取N的高A位（如高16位）作為存儲器地址，使得相位的低位被截斷（即相位截尾）。當相位值變化小于1/2A時，波形幅值并不會發(fā)生變化，但輸出頻率的分辨率并不會降低，由于地址截斷而引起的幅值誤差，稱為截斷誤差。實際應用中一般取1≤M≤(N-2)3.４.3.2DDS頻率合成信號源1單片集成化的DDS信號源

輸出輸出串/并選擇6位地址或串行編程8位并行數(shù)據(jù)FSK/BPSK/HOLD數(shù)據(jù)輸入4×～20×參考時鐘倍乘頻率累加器相位偏移及調(diào)制

+相位