第十章存儲器

第10章存儲器10.1概述10.2隨機(jī)存取存儲器（RAM）10.3只讀存儲器（ROM）10.4可編程邏輯器件PLD

存儲器的分類一、按存儲器用途分類二、按存儲器性質(zhì)分類一、按存儲器用途分類1.內(nèi)部存儲器內(nèi)部存儲器也稱為內(nèi)存，是主存儲器，位于計(jì)算機(jī)的內(nèi)部，用來存放當(dāng)前正在使用的或經(jīng)常要使用的程序和數(shù)據(jù)。程序只有放入內(nèi)存，才能被CPU執(zhí)行。CPU使用系統(tǒng)地址總線訪問內(nèi)存，而借助于I/O端口訪問外存。內(nèi)存的存取速度較快，一般是用半導(dǎo)體存儲器件構(gòu)成。內(nèi)存的容量大小受到地址總線位數(shù)的限制，對8086系統(tǒng)，20條地址總線可尋址內(nèi)存空間為1M字節(jié)。2.外部存儲器外部存儲器也稱外存，是輔助存儲器。外存的特點(diǎn)是大容量，所存貯的信息既可修改，也可保存，存取速度較慢，要由專用的設(shè)備來管理。用來存放需要長期保存的一些程序和數(shù)據(jù)。在微型計(jì)算機(jī)中，常見的外存有硬盤、軟盤及光盤(CD－ROM)等。二、按存儲器性質(zhì)分類1.RAM隨機(jī)存取存儲器CPU能根據(jù)RAM的地址將數(shù)據(jù)隨機(jī)的寫入或讀出。掉電后，所存信息全部丟失。通常所說的計(jì)算機(jī)內(nèi)存容量有多少字節(jié)，均指RAM存儲器的容量。（1）SRAM：速度快，集成度低，功耗也大，一般高速緩沖存儲器用它組成。（2）DRAM：其內(nèi)容在10-3或10-6秒后自動消失，因此必須周期性的在內(nèi)容消失之前進(jìn)行周期性刷新。集成度高，成本低，耗電也少，但需要一個(gè)額外的刷新電路，且運(yùn)行速度慢，SRAM比DRAM快2~5倍，一般PC機(jī)的標(biāo)準(zhǔn)存儲器都采用DRAM組成。2.ROM只讀存儲器ROM只讀存儲器是將程序及數(shù)據(jù)固化在芯片中，數(shù)據(jù)只能讀出，不能寫入，掉電數(shù)據(jù)也不會丟失，通常存放操作系統(tǒng)的程序（BIOS）或用戶固化的程序。（1）掩膜型ROM：信息由廠家寫入，用戶不能做任何修改（2）PROM可編程ROM：程序固化后，內(nèi)容不能再變。（3）EPROM可擦除、可編程ROM:程序固化后可通過紫外光照擦除，以便重新固化新數(shù)據(jù)。（4）EEPROM電可擦除可編程ROM:可利用電壓來擦除芯片內(nèi)容，以重新固化新數(shù)據(jù)。半導(dǎo)體存儲器（Memory）隨機(jī)存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）只讀存儲器（ROM）掩膜ROM可編程ROM（PROM）紫外線可擦除的PROM（EPROM）電可擦除的PROM（EEPROM）半導(dǎo)體存儲器的性能指標(biāo)1.存儲容量2.存取時(shí)間3.其他指標(biāo)——可靠性、集成度、價(jià)格比等存儲器是微機(jī)系統(tǒng)的重要部件之一，計(jì)算機(jī)在運(yùn)行過程中，大部分的總線周期都是對存儲器進(jìn)行讀/寫操作，因此存儲器性能的好壞在很大程度上直接影響計(jì)算機(jī)的性能。衡量半導(dǎo)體存儲器性能的指標(biāo)很多，但從功能和接口電路的角度來看，最重要的有以下幾項(xiàng)。字長（位數(shù)）：表示一個(gè)信息多位二進(jìn)制碼稱為一個(gè)字,字的位數(shù)稱為字長。幾個(gè)基本概念：存儲容量（M)：存儲二值信息的總量。字?jǐn)?shù)：字的總量。地址：每個(gè)字的編號。字?jǐn)?shù)=2n（n為存儲器外部地址線的線數(shù)）存儲容量（M)＝字?jǐn)?shù)×位數(shù)1.容量存儲器的容量是指一個(gè)存儲器芯片所能存儲的二進(jìn)制信息量。

存儲器芯片容量=存儲單元數(shù)每單元的數(shù)據(jù)位數(shù)為了便于存放和取出數(shù)據(jù)，每個(gè)存儲單元必須有一個(gè)固定地址。為了減少存儲器芯片向外引出的地址線，在存儲器芯片內(nèi)部都自帶譯碼器。根據(jù)二進(jìn)制編碼譯碼的原理，n根地址線可以譯成2n個(gè)地址（單元）。所以根據(jù)存儲器芯片的存儲容量（地址單元數(shù)）就可以知道該芯片向外引出的地址線的根數(shù)。

2114的存儲容量為1k×4,1024B=210B其地址線有10根；

6116和2716的的存儲容量為2k×8，211B其地址線有11根

6264和2764的的存儲容量為8k×8，其地址線有13根；地址線n與地址數(shù)對照表地址線根數(shù)可編譯的地址號數(shù)地址線根數(shù)可編譯的地址號數(shù)24101024=1K38112048=2K416124096=4K532138192=8K6641416384=16K71281532768=32K82561665536=64K9512=0.5K2.存取時(shí)間存取速度通常用存取時(shí)間來衡量。存取時(shí)間又稱為訪問時(shí)間或讀/寫時(shí)間，它是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時(shí)間。例如，讀出時(shí)間是指從CPU向存儲器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出送上數(shù)據(jù)總線為止所用的時(shí)間；寫入時(shí)間是指從CPU向存儲器發(fā)出有效地址和寫命令開始，直到信息寫入被選中單元為止所用的時(shí)間。顯然，存取時(shí)間越短，存取速度越快。3.可靠性可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲器無故障讀/寫的概率。通常用平均無故障時(shí)間MTBF（meantimebetweenfailures）來衡量可靠性。MTBF可以理解為兩次故障之間的平均時(shí)間間隔，越長說明存儲器的性能越好。4.性能價(jià)格比衡量存儲器綜合性指標(biāo)。存儲矩陣地址譯碼器讀/寫控制電路…………地址碼輸入片選讀/寫控制輸入/輸出讀寫放大電路由大量寄存器構(gòu)成的矩陣用以決定訪問哪個(gè)字單元用以決定芯片是否工作用以決定對被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道1.存儲矩陣

存儲矩陣是由許多存儲單元組成的陣列。每個(gè)存儲單元可存放1位二進(jìn)制數(shù)。存儲器中所存數(shù)據(jù)通常以字為單位，1個(gè)字含有若干個(gè)存儲單元，即含有若干位，其位數(shù)也稱為字長。存儲器的容量通常以字?jǐn)?shù)和字長的乘積表示，如1024×4存儲器表示有1024個(gè)字，每個(gè)字4位，共有4096個(gè)存儲單元（容量）1024×4RAM結(jié)構(gòu)圖2.地址譯碼器

地址譯碼器是將外部給出的地址信號進(jìn)行譯碼，找到對應(yīng)的存儲單元。通常根據(jù)存儲單元所排列的矩陣形式，將地址譯碼器分成行譯碼器和列譯碼器。行地址譯碼器將輸入地址碼的若干位譯成對應(yīng)字線上的有效信號，在存儲矩陣中選中一行存儲單元；列地址譯碼器將輸入地址碼的其余幾位譯成對應(yīng)輸出線上的有效信號，從字線選中的存儲單元中再選1位或n位，使這些被選中的單元電路和讀/寫控制電路接通，再由讀/寫控制電路決定對這些單元進(jìn)行讀/寫操作。

圖9-10RAM存儲矩陣的示意圖

2564（256個(gè)字，每個(gè)字4位）RAM存儲矩陣的示意圖。如果X0＝Y(jié)0＝1，則選中第一個(gè)信息單元的4個(gè)存儲單元，可以對這4個(gè)存儲單元進(jìn)行讀出或?qū)懭搿?/p>

3.輸入/輸出控制輸入/輸出控制也稱讀/寫控制，是數(shù)據(jù)讀取和寫入的指令控制，它和輸入/輸出緩沖器完成數(shù)據(jù)的讀/寫操作。讀/寫控制電路的讀/寫控制信號R/W=1時(shí)，執(zhí)行讀出操作，將被選中的存儲單元里的數(shù)據(jù)送到輸入/輸出（I/O）端上。當(dāng)R/W=0時(shí)，執(zhí)行寫入操作，將I/O端上的數(shù)據(jù)寫入被選中的存儲單元中。CS為片選信號端，當(dāng)CS=0時(shí)，選中本片電路正常工作；當(dāng)CS=1時(shí)，電路I/O端呈高阻態(tài)，不能進(jìn)行讀/寫操作。RAM的存儲單元

1.靜態(tài)RAM(SRAM)由MOS管觸發(fā)器組成的存儲單元圖，其中MOS管為NMOS。V1、V2，V3、V4組成的兩個(gè)反相器交叉耦合構(gòu)成基本RS觸發(fā)器作基本存儲單元；V5、V6為門控管，由行譯碼器輸出字線X控制其導(dǎo)通或截止；V7、V8為門控管，由列譯碼器輸出Y控制其導(dǎo)通或截止，也是數(shù)據(jù)存入或讀出的控制通路。NMOS靜態(tài)存儲單元讀/寫操作時(shí)，X=1，Y=1，V5、V6、V7、V8均導(dǎo)通，觸發(fā)器的狀態(tài)與位線上的數(shù)據(jù)一致。當(dāng)X=0時(shí)，V5、V6截止，觸發(fā)器的輸出端與位線斷開，保持狀態(tài)不變。當(dāng)Y=0時(shí)，V7、V8截止，不進(jìn)行讀/寫操作。SRAM一般用于小于64KB數(shù)據(jù)存儲器的小系統(tǒng)或作為大系統(tǒng)中高速緩沖存儲器，有時(shí)還用于需要用電池作為后備電源進(jìn)行數(shù)據(jù)保護(hù)的系統(tǒng)中。2.動態(tài)RAM（DRAM）單管動態(tài)存儲單元讀/寫操作時(shí)，字線X=1，使MOS電容CS與位線相連。寫入時(shí)，數(shù)據(jù)從位線存入CS中，寫1充電，寫0放電。讀出時(shí)，數(shù)據(jù)從CS中傳至位線。DRAM利用MOS存儲單元分布電容上的電荷來存儲一個(gè)數(shù)據(jù)位。由于電容電荷會泄漏，因此為了保持信息不丟失，DRAM需要不斷周期性地進(jìn)行刷新。DRAM存儲單元所用MOS管少，因此DRAM集成度高，功耗低。DRAM常用于大于64KB的大系統(tǒng)。集成RAM簡介1.集成靜態(tài)存儲器21142114靜態(tài)RAM是一個(gè)通用的MOS集成靜態(tài)存儲器，它的存儲單元由六管靜態(tài)存儲單元組成，有4096個(gè)（1024×4），21141085A06A17A24A33A42A51A617A716A815A914131211I/O1I/O2I/O3I/O41A62A53A44A35A06A17A281817161514131211I/O49μ?10I/O3I/O2I/O1A9A8A7VCCWR/CSCSWR/2114RAM有10根地址線，可訪問1024(210)個(gè)字。它有常見的片選(CS)和讀/寫允許（R/W）控制輸入端。當(dāng)RAM處于寫模式時(shí)，CS為低電平。R/W為低電平，這時(shí)I/O1、I／O2、I／O3和I／O4為輸入數(shù)據(jù)信號；當(dāng)RAM處于讀模式時(shí)，CS為低電平,R/W為高電平，I／O1、I／O2、I／O3和I／O4為輸出數(shù)據(jù)信號。2114RAM電源電壓為+5V，采用NMOS技術(shù)，三態(tài)輸出，時(shí)間是50～450ns。21141085A06A17A24A33A42A51A617A716A815A914131211I/O1I/O2I/O3I/O41A62A53A44A35A06A17A281817161514131211I/O49μ?10I/O3I/O2I/O1A9A8A7VCCWR/CSCSWR/RAM的擴(kuò)展存儲器的容量：字?jǐn)?shù)×位數(shù)

1)位數(shù)的擴(kuò)展

當(dāng)存儲器的實(shí)際字長已超過RAM芯片的字長時(shí)，需要對RAM進(jìn)行位擴(kuò)展?？衫貌⒙?lián)方式實(shí)現(xiàn)：用兩片2114RAM來擴(kuò)展為8位字長存儲器，就是在大多數(shù)微機(jī)中所說的1KB存儲器，或者叫做1024字節(jié)（每個(gè)字節(jié)長8位）。將RAM的地址線、讀出線和片選信號線對應(yīng)地并接在一起，而各個(gè)芯片的輸入/輸出(I/O)線作為字的各個(gè)位線，。

。返回2114RAM位擴(kuò)展2114RAM1Kx4I/O0I/O1I/O2I/O3CSWR/A0A1A9….D0D1D2D3D4D5D6D72114RAM1Kx4I/O0I/O1I/O2I/O3CSWR/A0A1A9….A0A1A9…CSWR/⑵

字?jǐn)U展將多片存儲器經(jīng)適當(dāng)?shù)倪B接，組成字?jǐn)?shù)更多，而位數(shù)不變的存儲器。例：由1024×8的

RAM擴(kuò)展為4096×8的RAM。共需四片1024×8的RAM芯片。

1024×8的RAM有10根地址輸入線A9～A0。

4096×8的RAM有12根地址輸入線A11～A0。選用2線-4線譯碼器，將輸入接高位地址A11、A10，輸出分別控制四片RAM的片選端。

圖9-13RAM字?jǐn)U展

由1024×8的RAM擴(kuò)展為4096×8的RAM(3)字位擴(kuò)展例：將1024×4的RAM擴(kuò)展為2048×8RAM。位擴(kuò)展需2片芯片，字?jǐn)U展需2片芯片，共需4片芯片。字?jǐn)U展只增加一條地址輸入線A10，可用一反相器便能實(shí)現(xiàn)對兩片RAM片選端的控制。字?jǐn)U展是對存儲器輸入端口的擴(kuò)展，位擴(kuò)展是對存儲器輸出端口的擴(kuò)展。

圖9-14RAM的字位擴(kuò)展

將1024×4的RAM擴(kuò)展為2048×8RAM10.3只讀存儲器（ROM）一、掩膜ROM(ReadOnlyMemory)二、PROM(可編程的ROM)三、EPROM(可擦除的PROM)四、EEPROM(電子式可清除的PROM)存儲矩陣地址譯碼器地址輸入7.1.1ROM的定義與基本結(jié)構(gòu)數(shù)據(jù)輸出控制信號輸入輸出控制電路地址譯碼器存儲矩陣輸出控制電路1）ROM（二極管PROM）結(jié)構(gòu)示意圖存儲矩陣位線字線輸出控制電路M=44地址譯碼器字線與位線的交點(diǎn)都是一個(gè)存儲單元。交點(diǎn)處有二極管相當(dāng)存1，無二極管相當(dāng)存0當(dāng)OE=1時(shí)輸出為高阻狀態(tài)000101111101111010001101地址A1A0D3D2D1D0內(nèi)容當(dāng)OE=0時(shí)2.紫外線可擦除ROM(EPROM)PROM的一次性編程給實(shí)際使用帶來許多不便，在實(shí)際使用中更需要可重復(fù)編程的芯片。EPROM（ErasablePROM）是一種可擦寫的PROM，它采用了N溝道增強(qiáng)型浮柵MOS管作為存儲單元。用戶只需用個(gè)人EPROM編程器（寫入器）就可對EPROM編程或?qū)懭氤绦颉Ｈ绻獙PROM重復(fù)使用或重復(fù)編程，則可以使用IC頂部特設(shè)的石英窗口，將紫外光（UV）直接照射到EPROM芯片上的窗口大約5分鐘左右，通過紫外光把所有的存儲單元設(shè)置為邏輯1來擦除EPROM，此后，可對EPROM重新寫入程序。圖9-10所示的是一個(gè)典型24引腳的EPROM存儲器芯片。圖9-10EPROM3.電可擦除ROMEEPROM（ElectricallyErasablePROM）是電可擦除PROM，也稱作E2PROM。EEPROM可以用電的形式擦除。當(dāng)把它放在電路板上時(shí)，能對其進(jìn)行擦除或重新寫入程序，這對于PROM或EPROM是不可能的。另外，還可以對EEPROM芯片上的部分程序代碼進(jìn)行重寫，一次1個(gè)字節(jié)。EEPROM的存儲單元有兩種結(jié)構(gòu)，一種為雙層?xùn)沤橘|(zhì)MOS管，另一種為浮柵隧道氧化層MOS管。其擦寫次數(shù)可達(dá)1萬次以上。10.4可編程邏輯器件PLD

本章主要內(nèi)容：可編程陣列邏輯PAL

、通用陣列GAL的結(jié)構(gòu)與特點(diǎn)；

10.1可編程邏輯器件(PLD)簡介返回1.PLD在數(shù)字集成芯片中的位置

數(shù)字SSI、MSI集成LSI、VLSI電路ASIC全定制ASIC門陣列半定制ASIC標(biāo)準(zhǔn)單元PLD（1）數(shù)字集成電路按照芯片設(shè)計(jì)方法的不同分類：①通用型SSI、MSI集成電路；②LSI、VLSI集成電路，如微處理器、單片機(jī)等；③專用集成電路ASIC（LSI或VLSI）。（2）ASIC分類全定制ASIC：硅片沒有經(jīng)過預(yù)加工，其各層掩模都是按特定電路功能專門制造的。半定制ASIC：按一定規(guī)格預(yù)先加工好的半成品芯片，然后再按具體要求進(jìn)行加工和制造，包括門陣列、標(biāo)準(zhǔn)單元和可編程邏輯器件(PLD)三種。2.可編程邏輯器件(PLD)（1）定義：PLD是廠家作為一種通用型器件生產(chǎn)的半定制電路，用戶可以利用軟、硬件開發(fā)工具對器件進(jìn)行設(shè)計(jì)和編程，使之實(shí)現(xiàn)所需要的邏輯功能。（2）PLD的基本結(jié)構(gòu)框圖其中輸入緩沖電路可產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動能力。

圖10-1PLD的基本結(jié)構(gòu)框圖（3）按集成度分類：①低密度PLD(LDPLD)：結(jié)構(gòu)簡單，成本低、速度高、設(shè)計(jì)簡便，但其規(guī)模較小(通常每片只有數(shù)百門)，難于實(shí)現(xiàn)復(fù)雜的邏輯。

表10-1按編程部位分類LDPLD分類與陣列或陣列輸出電路可編程類型可編程只讀存儲器PROM固定可編程固定半場可編程現(xiàn)場可編程邏輯陣列FPLA可編程可編程固定全場可編程可編程陣列邏輯PAL可編程固定固定半場可編程通用陣列邏輯GAL可編程固定邏輯宏單元（OLMC）半場可編程②高密度PLD(HDPLD)：分類結(jié)構(gòu)形式類型可擦除可編程邏輯器件(EPLD)與或陣列陣列型復(fù)雜可編程邏輯器件(CPLD)與或陣列陣列型現(xiàn)場可編程門陣列(FPGA)門陣列單元型（4）PLD器件的優(yōu)點(diǎn)縮短設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)高可靠性和可加密性降低了產(chǎn)品生產(chǎn)的總費(fèi)表10-2:HDPLD的分類（5）常采用可編程元件(存儲單元)的類型：①一次性編程的熔絲或反熔絲元件；②紫外線擦除、電可編程的EPROM(UVEPROM)存儲單元，即UVCMOS工藝結(jié)構(gòu)；③電擦除、電可編程存儲單元，一類是E2PROM即E2CMOS工藝結(jié)構(gòu)，另一類是快閃(Flash)存儲單元；④基于靜態(tài)存儲器(SRAM)的編程元件。其中，③類和④類目前使用最廣泛。

圖10-2幾種常用邏輯符號表示方法（a）輸入緩沖器（b）

與門

（c）

或門（d）

三種連接（6）幾種常見的邏輯符號表示方法1.可編程陣列邏輯（PAL）（1）PAL的結(jié)構(gòu)

與陣列—可編程；或陣列—固定輸出電路—固定圖10-3PAL的結(jié)構(gòu)返回普通可編程邏輯器件（2）PAL的輸出結(jié)構(gòu)①專用輸出結(jié)構(gòu)。輸出端只能輸出信號，不能兼作輸入。只能實(shí)現(xiàn)組合邏輯函數(shù)。目前常用的產(chǎn)品有PAL10H8、PAL10L8等。

②可編程I/O結(jié)構(gòu)。輸出端有一個(gè)三態(tài)緩沖器，三態(tài)門受一個(gè)乘積項(xiàng)的控制。當(dāng)三態(tài)門禁止，輸出呈高阻狀態(tài)時(shí)，I/O引腳作輸入用；當(dāng)三態(tài)門被選通時(shí)，I/O引腳作輸出用。圖10-5可編程的I/O結(jié)構(gòu)③寄存器輸出結(jié)構(gòu)。輸出端有一個(gè)D觸發(fā)器，在使能端的作用下，觸發(fā)器的輸出信號經(jīng)三態(tài)門緩沖輸出。能記憶原來的狀態(tài)，從而實(shí)現(xiàn)時(shí)序邏輯功能。圖10-6寄存器輸出結(jié)構(gòu)④異或—寄存器型輸出結(jié)構(gòu)。輸出部分有兩個(gè)或門，它們的輸出經(jīng)異或門后再經(jīng)D觸發(fā)器和三態(tài)緩沖器輸出，這種結(jié)構(gòu)便于對與或邏輯陣列輸出的函數(shù)求反，還可以實(shí)現(xiàn)對寄存器狀態(tài)進(jìn)行維持操作，適用于實(shí)現(xiàn)計(jì)數(shù)器及狀態(tài)。（A⊕0=A，A⊕1=A）圖10-7異或寄存器型輸出結(jié)構(gòu)（3）PAL的命名PAL共有21種，通過不同的命名可以區(qū)別。圖10-8PAL的命名

（4）PAL的優(yōu)點(diǎn)：

①提高了功能密度，節(jié)省了空間。通常一片PAL可以代替4～12片SSI或2～4片MSI。同時(shí)，雖然PAL只有20多種型號，但可以代替90％的通用器件，因而進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，可以大大減少器件的種類。②提高了設(shè)計(jì)的靈活性，且編程和使用都比較方便。

③有上電復(fù)位功能和加密功能，可以防止非法復(fù)制。

20世紀(jì)80年代初，美國Lattice半導(dǎo)體公司研制。

GAL的結(jié)構(gòu)特點(diǎn)：輸出端有一個(gè)組態(tài)可編程的輸出邏輯宏單元OLMC，通過編程可以將GAL設(shè)置成不同的輸出方式。這樣，具有相同輸入單元的GAL可以實(shí)現(xiàn)PAL器件所有的輸出電路工作模式，故而稱之為通用可編程邏輯器件。

GAL與PAL的區(qū)別：①PAL是PROM熔絲工藝，為一次編程器件，而GAL是E2PROM工藝，可重復(fù)編程；②PAL的輸出是固定的，而GAL