場效應器件物理緒論

西安電子科技大學

XIDIANUNIVERSITY

緒論場效應器件物理2023/2/2XIDIANUNIVERSITY2023/2/2XIDIANUNIVERSITY2現(xiàn)代集成電路人才的知識結構物理知識：量子力學→固體物理→半導體物理→半導體器件物理電路知識：數(shù)字電路→模擬電路→數(shù)字集成電路→模擬集成電路系統(tǒng)知識：信號與系統(tǒng)→計算機體系結構，通信系統(tǒng)原理，信息處理工藝知識：半導體工藝原理→材料與封裝工具知識：Cadence/Synophsis/Mentor等開發(fā)出的EDA軟件工具邏輯電路級：VHDL、VerilogHDL硬件描述語言和分析綜合工具晶體管級：SPICE等電路分析工具半導體器件物理：承上啟下：有半導體材料知識基礎，學習器件結構、原理、特性，為器件、電路設計提供理論依據(jù)考研和就業(yè)筆試和面試必考的科目2023/2/2XIDIANUNIVERSITY3本課程要求聽課要求預習教材，記好記錄

注重概念原理，兼顧公式數(shù)據(jù)先期基礎半導體物理：能帶論，載流子輸運雙極型器件物理：pn結教材D.ANeamen《半導體物理與器件》參考書施敏《半導體器件物理》、

RichardS.Muller《集成電路器件電子學》、RobertF.Pierret《半導體器件基礎》ChenmingCalvinHu《現(xiàn)代集成電路半導體器件》考核方式平時成績20％考試80％

2023/2/2XIDIANUNIVERSITY4集成電路概況定義封裝好的集成電路集成電路芯片的顯微照片集成電路（IC，IntegratedCircuits）是微電子技術的核心；

IC是電路的單芯片實現(xiàn)集成電路

：通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容、電感等無源器件，按照一定的電路互連，“集成”在一塊半導體晶片上，并封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能的微結構。2023/2/2XIDIANUNIVERSITY5集成電路概況內(nèi)部電路和版圖酷睿2雙核處理器:65nm工藝，4.1億MOSFET，1cm2IC是元器件、互連線的集合IC的內(nèi)部電路或簡單或復雜的電路結構2023/2/2XIDIANUNIVERSITY6集成電路概況制備

單晶制備晶圓制備芯片制備測試封裝Wafer（晶圓）Chip（芯片）Moore’sLaw：Intel公司創(chuàng)始人之一，GordenE.Moore博士在研究存貯器芯片上晶體管增長數(shù)的時間關系預測半導體芯片上集成的晶體管和電阻數(shù)量將每年翻一番1975年又提出修正說，芯片上集成的晶體管數(shù)量將每兩年翻一番2023/2/2XIDIANUNIVERSITY7集成電路概況發(fā)展：

摩爾定律引自Electronics,April19,1965.Moore預測曲線的原始手稿實際發(fā)展規(guī)律：芯片上集成的晶體管數(shù)量，每隔18個月翻一番器件尺寸減小，晶圓尺寸增加?！皠討B(tài)隨機存儲器DRAM”和“微處理器CPU”兩大IC的發(fā)展，遵循了摩爾定律。2023/2/2XIDIANUNIVERSITY8集成電路概況發(fā)展：

摩爾定律特征尺寸越來越小單位面積晶體管數(shù)目越來越多時鐘頻率越來越快布線層數(shù)越來越多圓片面積越來越大引腳數(shù)目（I/O引線）越來越多電源電壓越來越低2023/2/2XIDIANUNIVERSITY9集成電路概況

發(fā)展：

趨勢2023/2/2XIDIANUNIVERSITY10集成電路概況發(fā)展：

集成電路圓片(Wafer)IntelPentium4IntelXeon?IntelItaniumWafer（晶圓）Chip（芯片）追求大尺寸：晶圓尺寸大，晶圓上的芯片數(shù)越來越多，產(chǎn)量高，成本低。300mm硅片相對于200mm硅片，直徑為1.5倍，面積為1.52=2.25倍，芯片數(shù)為2.64倍晶圓尺寸越大，工藝要求高：晶圓生產(chǎn)離中心越遠，易出現(xiàn)壞點。2023/2/2XIDIANUNIVERSITY11集成電路概況發(fā)展：

特征尺寸特征尺寸：芯片中最小線條寬度，最小柵寬工藝技術水平的標志：特征尺寸由光刻精度決定由um量級減小到了幾十nm。2012年，22nmcpu已量產(chǎn)器件尺寸減小，單位面積芯片上的器件數(shù)越來越多，功能越來越強大2003年制造芯片的尺寸控制精度（180nm）已經(jīng)達到頭發(fā)絲直徑的1萬分之一，相當于駕駛一輛汽車直行400英里，偏離誤差不到1英寸！硅基IC發(fā)展的可能極限1nm是研究的極限：1nm相當于13個硅原子并排放在一起的尺度，再往下就沒有理論研究的意義了；1－4nm是物理極限：量子效應已經(jīng)很明顯，會使器件無法工作，即使有新型器件結構出現(xiàn)，也將無法用于超大規(guī)模集成電路；4nm是制造極限：工藝水平無法實現(xiàn)更小的尺寸需求，在這個極限以下就只能做理論研究，而無法制作樣品了；9nm是成本效益的極限：這種器件即使能研制出來，它的成本已經(jīng)超過尺寸減小帶來的好處，性價比下降，沒有實用價值。目前14nm工藝已經(jīng)量產(chǎn)，離9nm的成本效益極限已經(jīng)不遠了。發(fā)展共識：單純依靠尺寸的等比例縮小，不足以滿足硅器件性能的持續(xù)增長需引入元素周期表中的新元素，研發(fā)新結構，驅(qū)動器件性能提高2023/2/2XIDIANUNIVERSITY12關于距離量級的感性認識微電子學：研究電子在半導體和IC中的物理現(xiàn)象、物理規(guī)律，并致力于這些現(xiàn)象規(guī)律的應用，包括器件物理、器件結構、材料制備、集成工藝、電路與系統(tǒng)設計、測試封裝等。1m=102cm=103mm=106um=109nm=1010A=1012pm=1015fm2023/2/2XIDIANUNIVERSITY132023/2/2XIDIANUNIVERSITY14（FET：FieldEffectTransistor只有一種載流子導電，又叫單極型）IGFETInsulatorGateFETMISFETMetal-Insulated-SemiconductorFETMOSFETMetal-

Oxide-SemiconductorFETpn-JFETpnJunctionFETMESFETMetal-SemiconductorFET(SchottlyBarrierGate)場效應器件概況晶體管分類2023/2/2XIDIANUNIVERSITY15MOSFET中的半導體材料可以是Ge、Si、GaAs，最成熟的是Si，氧化物材料對應SiO2，MOSFET主要指M-SiO2–SiFETMOSFET是現(xiàn)今IC的核心器件，用的最多，最廣泛。

數(shù)字IC:全是MOSFET結構簡單，尺寸小，芯片集成度高，功耗低，工藝規(guī)范模擬IC:最先使用的是BT（因有高增益）CMOS模擬集成電路發(fā)展越來越快：MOSFET尺寸縮小，工作速度在提高，MOS器件能在更高的頻率下獲得增益，可和雙極器件相比擬；工藝和尺寸功耗方面優(yōu)勢明顯，模擬IC中MOS使用越來越普遍。場效應器件概況晶體管分類：MOSFET場效應器件概況場效應2023/2/2XIDIANUNIVERSITY16第一個理想FET：半導體左右兩端，利用M和S歐姆接觸引出AB電極，半導體上金屬板引出C控制電極FET典型截面圖：MOSFET可看成電阻型溝道，若溝道電阻變化，AB之間的電流就變基本工作原理：加在金屬板上的電壓調(diào)節(jié)下面半導體的電導（溝道電阻），從而實現(xiàn)對AB兩端的電流控制。場效應：加在半導體表面上的垂直電場調(diào)制半導體電導率的現(xiàn)象。場效應器件發(fā)展JFET2023/2/2XIDIANUNIVERSITY17FET中最先發(fā)展起來的是JFET：JFET工藝與雙極型晶體管工藝兼容1955年，成功制備BT后，制備出了JFETJFET：pn結代替了金屬平板，A、B變?yōu)樵绰?，場效應電極稱為柵。基本工作原理：上下耗盡區(qū)之間為導電溝道。通過改變pn結偏壓，改變pn結耗盡層厚度，改變溝道區(qū)的電導，控制輸出電流。場效應器件發(fā)展MOSFET

2023/2/2XIDIANUNIVERSITY18MOSFET發(fā)展比JFET滯后：工藝問題，無法生長高質(zhì)量的氧化層介質(zhì)薄膜60年代，高質(zhì)量絕緣介質(zhì)薄膜制作成功，MOSFET進入使用階段60年代生產(chǎn)出的MOSFET:具有熱生長的SiO2絕緣層柵、源、漏三電極，與襯底摻雜類型相反的SD區(qū)MOSFET結構簡單，尺寸小，功耗低，是現(xiàn)今IC的核心器件場效應器件發(fā)展

MESFET2023/2/2XIDIANUNIVERSITY19MESFET：肖特基柵FET，66年發(fā)明半導體材料一般為GaAs電子遷移率比Si大5倍，峰值漂移速度比Si大1倍，速度快常作超高頻應用。場效應器件發(fā)展CMOS2023/2/2XIDIANUNIVERSITY20CMOS電路：20世紀80年代發(fā)展起來電路邏輯由P溝和N溝MOSFET共同完成由于PMOS與NMOS在特性上為互補性具有低功耗及全擺幅等優(yōu)點，應用比較廣泛場效應器件發(fā)展HEMT2023/2/2XIDIANUNIVERSITY21HEMT：1980年發(fā)明利用異質(zhì)結形成的二維電子氣，作為溝道，把導電的多數(shù)載流子與電離的雜質(zhì)分離→載流子受電離雜質(zhì)散射↓→遷移率↑開關速度快，截止頻率高，在高頻領域正得到廣泛的應用場效應器件發(fā)展DMOS（LDMOS+VDMOS）2023/2/2XIDIANUNIVERSITY22DMOS：DoubleDiffusion雙擴散MOSFET功率MOSFET：高電壓大電流應用LDMOS：在溝道和漏之間增加了一個較長的低濃度N漂移區(qū)，器件耐壓增加VDMOS：電子從源極穿過水平溝道，經(jīng)過柵極下面的積累層，再通過垂直N-漂移區(qū)流到漏極。場效應器件發(fā)展新器件12023/2/2XIDIANUNIVERSITY23intel公司微處理器的發(fā)展代表了晶體管新材料和新結構的發(fā)展應變硅(StrainedSilicon)技術（90nm開始）High-K和金屬柵極（45nm開始）三柵3-D晶體管（22nm開始）場效應器件發(fā)展新器件22023/2/2XIDIANUNIVERSITY24應變硅(StrainedSilicon)技術（90nm開始）在原子間距大的鍺硅上外延一層薄的原子間距小的硅硅原子在鍺原子之間力的作用下發(fā)生應變，在平行襯底平面的方向擴張了原子間距，因而稱為“應變硅”載流子u及飽和速度均增加：提高了晶體管的電流強度、運行速度、芯片工作頻率測試顯示：電子在應變硅材料中的流動速度要比在非應變硅中快70%制成芯片后其運行速度也要較非應變硅制成的芯片快35%應變硅是滿足65nm以下工藝要求的一種高端硅基新材料場效應器件發(fā)展新器件32023/2/2XIDIANUNIVERSITY25High-K和金屬柵極（45nm開始）60nm工藝，CMOS的SiO2厚度=1.2nm隧穿電流非常嚴重，103A/CM2,1mm2這樣的薄柵氧，芯片的柵泄漏電流達到10A，電池很快耗盡45nm采用高K新材料+金屬柵技術柵極高k絕緣介質(zhì)，可提高柵極電容鉿基材料HfO2，相對介電常數(shù)24，是SiO2的6倍：一6nm厚的HfO2產(chǎn)生的電容相當于1nm的SiO2High-K材料與多晶硅與柵兼容性差：用硅化金屬電極(MetalGate)取代多晶硅。TiN45nm高k+金屬柵制程技術，跟65nm工藝相比，將晶體管數(shù)量提高近2倍，產(chǎn)品面積小了25%，場效應器件發(fā)展新器件42023/2/2XIDIANUNIVERSITY2622nm工藝，采用了三柵3D晶體管，器件結構有了新突破三柵結構比平面柵結構多了兩個柵電極，每一柵都控制硅表面的一部分，三個柵電極都用來控制溝道電流柵對溝道的靜電控制增強場效應器件發(fā)展新器件52023/2/2XIDIANUNIVERSITY27襯底的變化：體硅CMOSSOI（Silicon-On-Insulator，絕緣襯底上的硅）CMOS：可實現(xiàn)IC中元器件的介質(zhì)隔離，徹底消除了體硅CMOS閂鎖效應應變硅技術：提高晶體管的電流強度、運行速度、芯片工作頻率場效應器件發(fā)展新器件62023/2/2XIDIANUNIVERSITY28柵的變化：柵材料：SiO2+Al柵，SiO2+poly-Si柵,高K柵介質(zhì)+金屬柵柵的結構：單柵器件，三柵器件；圍柵器件圍柵MOSFET：柵環(huán)繞著一個柱形硅條，整個溝道區(qū)被柵極完全包圍，柵控能力大大增強，有效抑制了短溝道效應和泄漏電流場效應器件發(fā)展新器件72023/2/2XIDIANUNIVERSITY29器件新結構、新材料的出現(xiàn)，使得摩爾定律繼續(xù)發(fā)展大量研發(fā)工作需進行：加工工藝層次：如光刻技術、互連技術等、電路技術層次