第八講跨導(dǎo)運(yùn)放的分析與設(shè)計(jì)

第八講_B

跨導(dǎo)運(yùn)放的分析與設(shè)計(jì)李福樂lifule@清華大學(xué)微電子學(xué)研究所主要內(nèi)容跨導(dǎo)運(yùn)放的仿真分析各種電路指標(biāo)和相應(yīng)的仿真分析方法通過對電路和仿真結(jié)果的對應(yīng)分析，加深對電路工作原理的掌握和理解跨導(dǎo)運(yùn)放的電路設(shè)計(jì)從抽象指標(biāo)到具體電路的映射過程電路原理、設(shè)計(jì)經(jīng)驗(yàn)和仿真驗(yàn)證的迭代過程通過設(shè)計(jì)，加強(qiáng)工程化設(shè)計(jì)思維和能力第一部分

簡單跨導(dǎo)運(yùn)放的仿真分析電路與網(wǎng)表指標(biāo)分析偏置電流與功耗、開環(huán)增益、GBW與相位裕度、壓擺率、SwingRange、失調(diào)、噪聲、PSRR、CMRR、corner分析等V_Vpvdd05VV_Vacvin0DC2.5VAC1V0V_Vdcvip02.5VR_Rzvo1N_0001rzvC_CcN_0001voccvC_CL0voclvC_Cb0vb10pR_Rbvbvdd100kM_U2vo1vipN_00020nmL=0.6uW=12uM=2M_M1N_0003N_0003vddvddpmL=2uW=12uM=2M_M3vovo1vddvddpmL=0.6uW=12uM=8M_U1N_0003vinN_00020nmL=0.6uW=12uM=2M_U4vovb00nmL=5uW=12uM=8M_U5vbvb00nmL=5uW=12uM=1M_U3N_0002vb00nmL=5uW=12uM=4M_M2vo1N_0003vddvddpmL=2uW=12uM=2存在文件中Hspice執(zhí)行網(wǎng)表Ot.lib‘LIB_PATH\csmc.lib’beacv(vo1)v(vo)vp(vo).op*.dcv_vdc2.482.50.0001*.trans10ns200ns20ns0.1ns.acdec101k100meg$sweeprzv02k0.2k.pararzv=1kccv=1pclv=1p.inc‘NETLIST_PATH\’.end工作點(diǎn)分析Ot.lib‘LIB_PATH\csmc.lib’tt.unprot*.optionpostprobe*.probeacv(vo1)v(vo)vp(vo).op*.dcv_vdc2.482.50.0001*.trans10ns200ns20ns0.1ns*.acdec101k100meg

$sweeprzv02k0.2k.pararzv=1kccv=1pclv=1p.inc‘NETLIST_PATH\’.end工作點(diǎn)分析瀏覽并分析.lis文件的內(nèi)容.prot與.unprot使用將使得其中的內(nèi)容不在.lis中出現(xiàn)用oper查找，即可找到operatingpointinformation這一段，可看到電路各節(jié)點(diǎn)的電壓、各元件的工作狀態(tài)注意此時(shí)vo=4.8916對于提供電源的電壓源v_vp，注意其功耗就是電路功耗，因此可查得電路功耗為2.47mW對于MOS管，注意各參量的含義：region、id、vgs、vds、vth、vdsat、gm、gmb、gds……可查得流過M_U3的偏置電流為149.8uA，并注意到M_M3的region為Linear直流掃描Ot.lib‘LIB_PATH\csmc.lib’bedcv(vo1)v(vo).op.dcv_vdc2.452.550.001*.trans10ns200ns20ns0.1ns*.acdec101k100meg

$sweeprzv02k0.2k.pararzv=1kccv=1pclv=1p.inc‘NETLIST_PATH\’.end粗掃直流掃描vovo1dvo對vo求導(dǎo)小信號增益Gain=d(vo)/d(v_vdc)確定精掃掃描范圍直流掃描對vo求導(dǎo)的操作步驟1中鍵拖動2中鍵拖動3定義結(jié)果名回車derivative直流掃描Ot.lib‘LIB_PATH\csmc.lib’bedcv(vo1)v(vo).op.dcv_vdc2.482.4950.0001*.trans10ns200ns20ns0.1ns*.acdec101k100meg

$sweeprzv02k0.2k.pararzv=1kccv=1pclv=1p.inc‘NETLIST_PATH\’.end精掃直流掃描對于增益要求G0，存在對應(yīng)的輸出swingrange，若用小信號增益gain>G0作為swingrange，則一定滿足增益要求例如G0=500，則根據(jù)下圖其swingrange(0.485,4.29)若取輸出中心電壓為vdd/2，而令vo=vdd/2時(shí)，可測得此時(shí)v_dc=2.4876V故ota的系統(tǒng)失調(diào)：Vos=12.4mVnonlinearSmall-signalgain交流掃描Ot.lib‘LIB_PATH\csmc.lib’beacv(vo1)v(vo)vp(vo).op*.dcv_vdc2.482.4950.0001*.trans10ns200ns20ns0.1ns.acdec101k200meg$sweeprzv02k0.2k.pararzv=0ccv=1pclv=1p.inc‘NETLIST_PATH\’.end表示沒有補(bǔ)償電阻Rz將中的v_vdc值設(shè)為：V_Vdcvip02.4876V交流掃描GBW=99.8MHz相位裕度34.6度直流small-signalgain交流掃描單位增益帶寬GBWgm1/(Cc+CGD3)主極點(diǎn)p11/[Ro1gm3Ro(Cc+CGD3)]第二極點(diǎn)p2gm3/(CL+Co)零點(diǎn)z1/[(Cc+CGD3)(gm3-1-Rz)]查看.lis文件可知gm32mgm10.83m由于零點(diǎn)的作用，相位裕度從60多度減小至39度！gm1為輸入管M_U1的跨導(dǎo)gm3為第二級輸入管M_M3的跨導(dǎo)交流掃描Ot.lib‘LIB_PATH\csmc.lib’beacv(vo1)v(vo)vp(vo).op*.dcv_vdc2.482.4950.0001*.trans10ns200ns20ns0.1ns.acdec101k500megsweepccv05p1p.pararzv=0ccv=1pclv=1p.inc‘NETLIST_PATH\’.end分析miller補(bǔ)償效應(yīng)交流掃描增加Cc，p1向下移動，GBW減小相位裕度增加增加Cc到5p時(shí)，相位裕度增加到約59度，而GBW已經(jīng)減小到24.8MHz!FOM=GBW*CL/IbNo!交流掃描Ot.lib‘LIB_PATH\csmc.lib’beacv(vo1)v(vo)vp(vo).op*.dcv_vdc2.482.4950.0001*.trans10ns200ns20ns0.1ns.acdec101k500megsweeprzv02k0.2k.pararzv=0ccv=1pclv=1p.inc‘NETLIST_PATH\’.end分析零極點(diǎn)抵消效果加Rz，可減弱零點(diǎn)的作用，提高相位裕度；當(dāng)達(dá)到零極點(diǎn)抵消時(shí)，應(yīng)滿足：Rz(CL+Cc)/(gm3Cc)得出Rz1k交流掃描Rz增加到0.6k時(shí)，相位裕度增加到約55度，GBW約76MHzRz增加到1k時(shí)，相位裕度增加到約67度，GBW約103MHzRz繼續(xù)增加會出現(xiàn)什么情況？Rz應(yīng)如何取值？？噪聲分析Ot.lib‘LIB_PATH\csmc.lib’beacv(vo1)v(vo)vp(vo).op*.dcv_vdc2.482.4950.0001*.trans10ns200ns20ns0.1ns.acdec101k500meg$sweeprzv02k0.2k.noisev(vo)v_vac10

.pararzv=1kccv=1pclv=1p.inc‘NETLIST_PATH\’.end分析熱噪聲噪聲分析.lis文件中會給出每一個頻率采樣點(diǎn)上的噪聲頻譜密度，以及從開始頻率到該頻率點(diǎn)的等效噪聲電壓等找到如下一段：****theresultsofthesqrtofintegral(v**2/freq)fromfstartupto100.0000xhz.usingmorefreqpointsresultsinmoreaccuratetotalnoisevalues.****totaloutputnoisevoltage=2.5009mvolts****totalequivalentinputnoise=64.7944u

注意.lis文件中各個MOS元件的噪聲大小對比，并根據(jù)電路圖進(jìn)行對應(yīng)的分析還可以改變Cc的值，來看總的等效輸入噪聲有什么變化隨機(jī)失調(diào)分析系統(tǒng)失調(diào)之外的失調(diào)主要來源：輸入差分對u1和u2、電流鏡m1和m2的失配U1,u2電壓失調(diào)為：M1,m2帶來的失調(diào)為：ΔVt,ΔW為元件間的閾值電壓和跨導(dǎo)之差失調(diào)分析晶體管隨機(jī)失配在良好的版圖設(shè)計(jì)條件下閾值電壓(mV)柵寬(u)均與柵面積的平方根成反比NMOS:tox=1.25e-08+toxnPMOS:tox=1.3e-08+toxptoxn,toxp的值與model的corner有關(guān)，在tt情況下，toxn=toxp=0根據(jù)類似工藝的一個估計(jì)值tox的單位為e-10在MOS晶體管的參數(shù)中考慮失配例：原有的W=12u,M=2修改為W=‘12u+12u*0.04u*alfa/sqrt(2*12um*5um)’M=2delvto=‘12.5n*alfa/sqrt(2*12um*5um)’這里alfa為(0,1)高斯分布變量依次將網(wǎng)表的內(nèi)容按照上面的方法修改失調(diào)分析失調(diào)分布分析Ot.lib‘LIB_PATH\csmc.lib’bedcv(vo1)v(vo).op.dcv_vdc2.452.510.0001sweepmonte=30*.trans10ns200ns20ns0.1ns*.acdec101k500meg

$sweepccv05p1p*.noisev(vo)v_vac20.pararzv=1kccv=1pclv=1palfa=agauss(0,3,3).inc‘NETLIST_PATH\’.end用monte-carlo仿真來分析失配導(dǎo)致的失調(diào)分布失調(diào)分布分析30次monte-carlo仿真結(jié)果由此可見ota的失調(diào)分布可達(dá)(-10mV~10mV)可增大晶體管來減小Vos，但是會帶來速度問題壓擺率分析在輸入端輸入一個較大的脈沖信號，以觀察輸出端的電壓擺率在中將V_vac的定義換成：V_vpulsevin0PULSE2320ns0.1n0.1n100n200n壓擺率分析Ot.lib‘LIB_PATH\csmc.lib’betranv(vo1)v(vo).op*.dcv_vdc2.452.510.001sweepmonte=30.trans0.1ns1000ns*.acdec101k500meg

$sweepccv05p1p*.noisev(vo)v_vac20.pararzv=1kccv=1pclv=1p$alfa=agauss(0,3,3).inc‘NETLIST_PATH\’.end用瞬態(tài)仿真來分析ota輸出slewrate壓擺率分析壓擺率仿真結(jié)果由右圖可測得ota的上升和下降壓擺率分別為146V/us和132V/usProblem:在電路圖中如何分析上升和下降壓擺率？將結(jié)果與仿真結(jié)果進(jìn)行對比模型corner仿真在中將V_vpulse的定義換回來：V_Vacvin0DC2.5VAC1V0模型corner仿真Ot.lib‘LIB_PATH\csmc.lib’bedcv(vo).op.dcv_vdc2.452.510.0001$sweepmonte=30*.trans0.1ns1000ns*.acdec101k500meg

$sweepccv05p1p*.noisev(vo)v_vac20.pararzv=1kccv=1pclv=1p$alfa=agauss(0,3,3).inc‘NETLIST_PATH\’.end做DC掃描，分析各種corner下的增益和失調(diào)的變化模型corner仿真在.end前插入.alter語句，如下：Otasimulation…….alter.lib‘LIB_PATH\csmc.lib’ff.alter.lib‘LIB_PATH\csmc.lib’fs.alter.lib‘LIB_PATH\csmc.lib’sf.alter.lib‘LIB_PATH\csmc.lib’ss.end模型corner仿真ttttfffffsfssfsfssssFf時(shí)增益最小，ss時(shí)增益最大，查看csmc.lib，對這種現(xiàn)象給出解釋Vo=vdd/2分別對應(yīng)于V_vdc為：2.48762.48142.48612.48812.4912模型corner仿真Ot.lib‘LIB_PATH\csmc.lib’beacv(vo)vp(vo).op*.dcv_vdc2.452.510.0001$sweepmonte=30*.trans0.1ns1000ns.acdec101k500meg$sweepccv05p1p*.noisev(vo)v_vac20.pararzv=1kccv=1pclv=1p$alfa=agauss(0,3,3).inc‘NETLIST_PATH\’.end知道了各種corner下的失調(diào)后，就可以設(shè)置V_vdc做AC掃描，分析各種corner下的增益和GBW的變化模型corner仿真…….alterV_Vdcvip02.4814V.lib'f:\spice\userlib\csmc.lib'ff.alterV_Vdcvip02.4861V.lib'f:\spice\userlib\csmc.lib'fs.alterV_Vdcvip02.4881V.lib'f:\spice\userlib\csmc.lib'sf.alterV_Vdcvip02.4912V.lib'f:\spice\userlib\csmc.lib'ss.end對于各種corner加入了對應(yīng)的V_vdc定義模型corner仿真ffss模型corner仿真ffssffss模型corner仿真由仿真結(jié)果可測得：gainGBWPhasemargintt989103MHz67.2ff585122MHz75.9fs922108MHz64.8sf93997.9MHz71.2ss1.46k87.4MHz62.4溫度分析Ot.lib‘LIB_PATH\csmc.lib’bedcv(vo).op.dcv_vdc2.452.510.0001

sweeptemp010020*.trans0.1ns1000ns*.acdec101k500meg

$sweepccv05p1p*.noisev(vo)v_vac20.pararzv=1kccv=1pclv=1p$alfa=agauss(0,3,3).inc‘NETLIST_PATH\’.end做溫度掃描，分析各種溫度下增益和失調(diào)的變化溫度分析溫度變化對系統(tǒng)失調(diào)和增益的影響00100100Vo=vdd/2分別對應(yīng)于V_vdc為：2.48822.48772.48732.48682.48632.4858溫度分析Ot.lib‘LIB_PATH\csmc.lib’beacv(vo)vp(vo).temp0*.dcv_vdc2.452.510.0001$sweepmonte=30*.trans0.1ns1000ns.acdec101k500meg$sweepccv05p1p*.noisev(vo)v_vac20.pararzv=1kccv=1pclv=1p$alfa=agauss(0,3,3).inc‘NETLIST_PATH\’.end知道了各種溫度的失調(diào)后，就可以設(shè)置V_vdc做AC掃描，分析各種溫度下的增益和GBW的變化插入下一頁內(nèi)容將中的V_vdc定義改為：V_vdcvip02.4882V溫度分析.alter.temp20V_Vdcvip02.4877V.alter.temp40V_Vdcvip02.4873V.alter.temp60V_Vdcvip02.4868V.alter.temp80V_Vdcvip02.4863V.alter.temp100V_Vdcvip02.4858V.end對于各種溫度加入了對應(yīng)的V_vdc定義溫度分析不同溫度下的AC分析結(jié)果1000溫度分析不同溫度下的AC分析結(jié)果1000溫度分析由仿真結(jié)果可測得：tempgainGBWPhasemargin01.03k109MHz68.320998104MHz67.44096298.3MHz66.86093694.5MHz66.28091390.7MHz65.710089086.7MHz65.4溫度升高性能變差！PSRR與CMRR本講作業(yè)1：對該OTA電路進(jìn)行SPICE仿真，求PSRR與CMRR完整的corner分析ProcesscornerffssfssfTemp.070Supply4.55.5Outputswing144X2X2X2X2=64種組合Bias70%150%1）根據(jù)實(shí)際工作環(huán)境與要求，確定corner條件；2）對所有corner進(jìn)行電路指標(biāo)分析；3）若均滿足要求，則認(rèn)為設(shè)計(jì)達(dá)到要求example典型情況分析1）WorstCase:HighVdd,LowTemp.,FastCorner；2）BestCase:LowVdd,HighTemp.,SlowCorner；3）TypicalCase:NormalVdd,Temp,andTypicalMosT;對于某些應(yīng)用，比如邏輯路徑的延遲，可用幾個典型的Case來快速確定；第二部分

跨導(dǎo)運(yùn)放設(shè)計(jì)實(shí)例SpecificationsCSMC0.6umDPDMCMOSProcessGBW>100MHz,PM>60whenCL=2pF(Includingcommon-modefeedbackcaps)DCGain>80dBOutputswing>4V(differential)FulldifferentialarchitectureLowPower(LargeFOM)PowerSupply:5VDesignflowMOSTparametersofthespecifiedprocessDecidingtheoptimalstructureMainstagecircuitdesignBiasdesignCommon-modefeedbackdesignLayoutdesignandverificationLPE&Post-simMOSTparametersu?Cox?Findoutun,up,toxnandtoxpfrommodellibraryK’?si:wi:MOSTparametersu?Cox?Findoutun,up,toxnandtoxpfrommodellibraryK’?VEn~=5V/umVEp~=3V/um?EquationstorememberVE為工藝參數(shù)StronginversionVEn~=5V/umVEp~=3V/umAv:10~100fT:2.0G,4.5GforP,NMOSMostlyusedamplifiersNum.StructurePowerGBWAdcSwingnoise1SimpleOTA1Max.~ATAvg.42Telescopic1Max.~AT2Small43Symmetrical(B=3)1.33Mid.~ATMax.64Foldedcasc.2Larg.~AT2Avg.45Miller2-stage10Mid.~AT3Max.46Gainboosting~2Larg.~AT3~AT4Avg.7Including2-stagecascode~AT3SmallExample2:2-stagecascodeOTAOutputswing?Bias?1:B?Simulationcircuitforota’smainstageStep1:確定BL4=1uStep2:確定輸入MOSTM1=4L1=0.6uW1=9uStep3:確定cascodeMOST160.6u9u160.8u9uStep4:確定電流鏡MOST81.2u9u80.8u9uStep5:仿真驗(yàn)證GBW,PMProcesscornerfffffsfssfsfssssTemp.080080080080GBW171151143127153134131114PM7068696763606361GBW，PM均達(dá)到設(shè)計(jì)要求！Step6:增益與擺幅Vdd=4.5和5.5兩種情況下分別做上面定義的8個corner的仿真，總計(jì)16個cornerVdd=5.5Vdd=4.5?13