集成電路測(cè)試概述

集成電路測(cè)試概述任課教師：屈艾文集成電路測(cè)試的定義集成電路測(cè)試是對(duì)集成電路或模塊進(jìn)行檢測(cè)，通過(guò)測(cè)量對(duì)于集成電路的輸出響應(yīng)和預(yù)期輸出比較，以確定或評(píng)估集成電路元器件功能和性能的過(guò)程，是驗(yàn)證設(shè)計(jì)、監(jiān)控生產(chǎn)、保證質(zhì)量、分析實(shí)效以及指導(dǎo)應(yīng)用的重要手段。集成電路測(cè)試的基本原理集成電路故障與測(cè)試集成電路測(cè)試過(guò)程集成電路測(cè)試分類集成電路測(cè)試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響集成電路測(cè)試的基本模型測(cè)試系統(tǒng)的基本任務(wù)：將測(cè)試輸入應(yīng)用于被測(cè)器件，并分析其輸出的正確性。測(cè)試過(guò)程：測(cè)試系統(tǒng)生成輸入定時(shí)波形信號(hào)施加到被測(cè)器件的原始輸入管腳，然后從被測(cè)器件的原始輸出管腳采樣輸出響應(yīng)，最后經(jīng)過(guò)分析處理得到測(cè)試結(jié)果。集成電路測(cè)試的基本原理集成電路故障與測(cè)試集成電路測(cè)試過(guò)程集成電路測(cè)試分類集成電路測(cè)試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)VLSI芯片的一些典型缺陷有：工藝缺陷——缺少接觸窗口、寄生晶體管、氧化層崩潰等。材料缺陷——大面積缺陷（裂紋、晶體不完整）、表面雜質(zhì)等。壽命缺陷——電介質(zhì)崩潰、電遷移等。封裝缺陷——觸點(diǎn)退化、密封泄露等。集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)集成電路的缺陷導(dǎo)致它的功能發(fā)生變化

集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)集成電路喪失了實(shí)施其特定規(guī)范要求的功能故障和缺陷區(qū)別缺陷會(huì)引發(fā)故障，故障是表象，相對(duì)穩(wěn)定，并易于測(cè)試；缺陷相對(duì)隱蔽和微觀，缺陷的查找與定位較難集成電路使用者一般不直接研究缺陷，僅研究故障。集成電路的開(kāi)發(fā)和生產(chǎn)者肯定不能滿足只研究故障，還需要找到具體的缺陷（設(shè)計(jì)、物理或化學(xué)等），予以改進(jìn)，排除故障。故障的分類根據(jù)故障性質(zhì)邏輯故障非邏輯故障根據(jù)故障性質(zhì)邏輯故障非邏輯故障元件輸出短路、輸入端開(kāi)路、元件損壞以及競(jìng)態(tài)故障根據(jù)故障性質(zhì)邏輯故障非邏輯故障同步時(shí)序電路中的時(shí)鐘故障和電源的失效根據(jù)故障的時(shí)間間隔永久性故障間歇性故障故障產(chǎn)生的錯(cuò)誤邏輯值固定值故障可變值故障根據(jù)模擬系統(tǒng)的故障概念硬故障：永久性的損壞故障軟故障：器件參數(shù)的變化。故障檢測(cè)的基本任務(wù)：根據(jù)輸入激勵(lì)量和輸出響應(yīng)量來(lái)判斷集成電路狀態(tài)的故障情況。故障檢測(cè)和故障診斷的首要問(wèn)題測(cè)試圖形的生成測(cè)試生成過(guò)程要能迅速準(zhǔn)確地得到測(cè)試碼，并且能判斷測(cè)試碼的有效性，還要保證測(cè)試碼盡量簡(jiǎn)單，必須討論測(cè)試碼與測(cè)試圖形的各種生成方法和集成電路的各類故障模型。集成電路測(cè)試的基本原理集成電路故障與測(cè)試集成電路測(cè)試過(guò)程集成電路測(cè)試分類集成電路測(cè)試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響集成電路測(cè)試的過(guò)程測(cè)試設(shè)備測(cè)試接口測(cè)試程序數(shù)據(jù)分析集成電路測(cè)試的過(guò)程測(cè)試設(shè)備測(cè)試接口測(cè)試程序數(shù)據(jù)分析考慮被測(cè)器件的技術(shù)指標(biāo)和規(guī)范，費(fèi)用（美分/美秒、可靠性、服務(wù)能力、軟件編程難易程度等集成電路測(cè)試的過(guò)程測(cè)試設(shè)備測(cè)試接口測(cè)試程序數(shù)據(jù)分析合理地選擇測(cè)試插座(Socket)和設(shè)計(jì)制作測(cè)試負(fù)載板(Loadboard)集成電路測(cè)試的過(guò)程測(cè)試設(shè)備測(cè)試接口測(cè)試程序數(shù)據(jù)分析測(cè)試程序軟件包含著控制測(cè)試設(shè)備的指令序列，如上電、向輸入引腳施加時(shí)鐘和向量、檢測(cè)輸出引腳、將輸出信號(hào)與預(yù)先存儲(chǔ)好的預(yù)期響應(yīng)進(jìn)行比較等集成電路測(cè)試的過(guò)程測(cè)試設(shè)備測(cè)試接口測(cè)試程序數(shù)據(jù)分析測(cè)試程序的編制要考慮因素：器件的類型物理特性工藝功能、參數(shù)環(huán)境特性可靠性集成電路測(cè)試的過(guò)程測(cè)試設(shè)備測(cè)試接口測(cè)試程序數(shù)據(jù)分析有助于判斷被測(cè)器件是否合格可以提供制造過(guò)程的有用信息可以提供有關(guān)設(shè)計(jì)方案薄弱環(huán)節(jié)的信息測(cè)試工程師主要任務(wù)根據(jù)被測(cè)器件的產(chǎn)品規(guī)范要求，利用ATE的軟硬件資源對(duì)DUT施加激勵(lì)信號(hào)、收集響應(yīng)信號(hào)，最后將輸出響應(yīng)信號(hào)與預(yù)期要得到的信號(hào)進(jìn)行對(duì)比，得出DUT功能和電參數(shù)的詳細(xì)電性能測(cè)試報(bào)告集成電路測(cè)試的基本原理集成電路故障與測(cè)試集成電路測(cè)試過(guò)程集成電路測(cè)試分類集成電路測(cè)試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響按測(cè)試目的分類驗(yàn)證測(cè)試（特性測(cè)試）生產(chǎn)測(cè)試

驗(yàn)收測(cè)試（成品檢測(cè)）

使用測(cè)試按測(cè)試目的分類驗(yàn)證測(cè)試（特性測(cè)試）生產(chǎn)測(cè)試

驗(yàn)收測(cè)試（成品檢測(cè)）

使用測(cè)試功能測(cè)試和全面的AC/DC測(cè)試。這類測(cè)試在器件進(jìn)入量產(chǎn)之前進(jìn)行，目的是驗(yàn)證設(shè)計(jì)的正確性，并且器件要滿足所有的需求規(guī)范驗(yàn)證測(cè)試作用對(duì)設(shè)計(jì)進(jìn)行修正可確定器件工作的確切邊界參數(shù)以制定最終的器件數(shù)據(jù)手冊(cè)為生產(chǎn)測(cè)試開(kāi)發(fā)出合適的測(cè)試程序按測(cè)試目的分類驗(yàn)證測(cè)試（特性測(cè)試）生產(chǎn)測(cè)試

驗(yàn)收測(cè)試（成品檢測(cè)）

使用測(cè)試包括晶片測(cè)試（中間測(cè)試）和封裝芯片測(cè)試（即成品測(cè)試和老化測(cè)試）?？紤]到成本，測(cè)試時(shí)間（測(cè)試費(fèi)用）必須最小老化高溫能夠加速暴露器件的潛在失效。兩種類型的失效可以通過(guò)老化暴露出來(lái)：先天缺陷和異常故障。生產(chǎn)測(cè)試結(jié)果和器件好壞分四種組合實(shí)際好-測(cè)試好：表示產(chǎn)量或良率實(shí)際好-測(cè)試壞：表示產(chǎn)量損失，需要改進(jìn)測(cè)試方法或通過(guò)產(chǎn)品分級(jí)繼續(xù)使用，以減少這類損失實(shí)際壞-測(cè)試好：表示“漏網(wǎng)”的壞芯片，用每百萬(wàn)芯片失效數(shù)DPM(DefectsPerMillion)度量。提高測(cè)試的故障覆蓋率可降低DPM.實(shí)際壞-測(cè)試壞：真正的產(chǎn)量損失。按測(cè)試目的分類驗(yàn)證測(cè)試（特性測(cè)試）生產(chǎn)測(cè)試

驗(yàn)收測(cè)試（成品檢測(cè)）

使用測(cè)試目標(biāo)就是避免將有缺陷的器件放入系統(tǒng)中，否則診斷成本會(huì)遠(yuǎn)遠(yuǎn)超過(guò)成品檢測(cè)的成本。成品檢測(cè)進(jìn)行隨機(jī)抽樣，對(duì)樣品做入廠測(cè)試。按測(cè)試目的分類驗(yàn)證測(cè)試（特性測(cè)試）生產(chǎn)測(cè)試

驗(yàn)收測(cè)試（成品檢測(cè)）

使用測(cè)試系統(tǒng)RMS(Reliability,Maintainability,Serviceability)技術(shù)的需要。使用測(cè)試是在器件使用期間進(jìn)行的測(cè)試，包括對(duì)器件進(jìn)行各類可靠性試驗(yàn)后的評(píng)價(jià)測(cè)試，系統(tǒng)使用過(guò)程出現(xiàn)故障進(jìn)行故障芯片檢測(cè)和定位所進(jìn)行的測(cè)試等按測(cè)試內(nèi)容參數(shù)測(cè)試功能測(cè)試（行為測(cè)試）結(jié)構(gòu)測(cè)試（以故障模型為核心）DC測(cè)試、AC測(cè)試、IDDQ測(cè)試等數(shù)字電路包括功能測(cè)試、門級(jí)結(jié)構(gòu)測(cè)試、延遲測(cè)試；模擬電路基于器件規(guī)范的測(cè)試。按測(cè)試器件數(shù)字電路測(cè)試模擬電路測(cè)試混合信號(hào)電路測(cè)試存儲(chǔ)器測(cè)試SOC測(cè)試集成電路測(cè)試的基本原理集成電路故障與測(cè)試集成電路測(cè)試過(guò)程集成電路測(cè)試分類集成電路測(cè)試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響集成電路測(cè)試的作用檢測(cè):確定被測(cè)器件DUT是否具有或者不具有某些故障診斷：識(shí)別表現(xiàn)于DUT的特性故障器件特性的描述：確定和校正設(shè)計(jì)和/或者測(cè)試中的錯(cuò)誤失效模式分析(FMA)

：確定引起DUT缺陷制造中的錯(cuò)誤。測(cè)試框架結(jié)構(gòu)測(cè)試框架結(jié)構(gòu)在研制開(kāi)發(fā)過(guò)程中，為了驗(yàn)證邏輯設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)和工藝設(shè)計(jì)是否正確，是否達(dá)到要求，需要多次改變條件，反復(fù)測(cè)試測(cè)試框架結(jié)構(gòu)在生產(chǎn)階段，管芯制成后和封裝后都要進(jìn)行電性能和參數(shù)測(cè)試，包括性能鑒定、可靠性試驗(yàn)和失效分析等測(cè)試。作用：對(duì)產(chǎn)品進(jìn)行挑選和分級(jí)；剔除失效的芯片；通過(guò)測(cè)試數(shù)據(jù)可控制、修正工藝流程測(cè)試框架結(jié)構(gòu)測(cè)試的費(fèi)用往往會(huì)隨器件級(jí)、板級(jí)、系統(tǒng)級(jí)和現(xiàn)場(chǎng)故障尋跡維修測(cè)試，按每級(jí)10倍的遞增量而逐級(jí)遞增，遵循十倍法則。集成電路測(cè)試的基本原理集成電路故障與測(cè)試集成電路測(cè)試過(guò)程集成電路測(cè)試分類集成電路測(cè)試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響VLSI技術(shù)的發(fā)展趨勢(shì)相應(yīng)的對(duì)測(cè)試的影響芯片時(shí)鐘頻率的提升（現(xiàn)在VLSI技術(shù)的復(fù)雜度可在單芯片上集成1億個(gè)晶體管以上，同時(shí)工作頻率可以達(dá)到1GHz以上。）1、即時(shí)測(cè)試；2、ATE(自動(dòng)測(cè)試設(shè)備）的成本大增（時(shí)鐘頻率為1GHz的ATE的價(jià)格高達(dá)每管腳3000美元）；3、EMI（工作在GHz級(jí)頻率范圍的芯片必須進(jìn)行電磁干擾EMI測(cè)試；晶體管密度的增長(zhǎng)（VLSI芯片上晶體管的特征尺寸每年以大約10.5%的速度減小，導(dǎo)致晶體管密度以每年大約22.1%的速度增長(zhǎng)。）1、測(cè)試復(fù)雜性；2、功率密度增加導(dǎo)致在驗(yàn)證測(cè)試時(shí)必須檢查由于過(guò)量電流引