數字集成電路設計第4章互連線

第四章互連線確定并量化互連參數介紹互連線的電路模型導線的SPICE細節(jié)模型4.1引言現代工藝中的互連線第1層鋁第2層鋁第3層鋁第4層鋁移去絕緣體后的互聯(lián)線的微縮照片以銅為CMOS工藝的互連材料銅的電阻率比鋁低

Intel0.25微米工藝互連線5層金屬Ti/Al-Cu/Ti/TiNPolysilicondielectric

0.35微米高性能微處理器中的互連線5層鋁導線氧化絕緣層鎢塞器件

0.1微米高性能微處理器中的互連線

8層銅導線

低k絕緣層銅塞

器件4.2簡介當代最先進的工藝可以提供許多鋁或銅以及至少一層多晶，甚至通常用來實現漏區(qū)和源區(qū)的重參雜n+和p+擴散層也可以作為導線。導線是一個復雜的幾何形體，它能引起電容、電阻和電感等寄生參數效應。1.增加傳播延時，或者說相當于性能的下降2.影響能耗和功率的分布3.引起額外的噪聲來源，從而影響電路的可靠性。簡化處理：1.如果導線的電阻很大，（截面很小）電感可以忽略2.當導線很短，截面積很大，或電阻率很低時，可以只考慮電容3.當相鄰導線間的間距很大，或者當導線只在一段很短的距離上靠近在一起的時候，導線間的電容可以忽略，并且所有的寄生電容可以模擬成寄生電容。一個總線網絡中的每條導線把一個（或多個）發(fā)送器連至一組接收器，每條導線由一系列具有不同長度和幾何尺寸的導線段構成。電路圖實際視圖假設所有的導線都在同一互連層上實現，并通過一層絕緣材料與硅襯底隔離及相互間隔離。發(fā)送器

接收器完整模型（電阻＋電容＋電感）導線及模型

互連線將影響：

（1）可靠性 （2）性能 （3）功耗電容模型（一）互連線電容平板電容模型絕緣 襯W

Htdi電場

電L互連設一條矩形導線放在半導體襯底上，導線的寬度大于絕緣材料的厚度，可以假設電場線垂直于電容極板，則它的電容可以用平行板電容來模擬相對介電常數(Permittivity)

真空

氣凝膠

聚酰亞胺（有機物）二氧化硅

玻璃環(huán)氧樹脂

氮化硅

氧化鋁

硅:真空介電常數邊緣電容：為了使導線電阻最小，盡可能保持導線的截面積盡可能的大，此時，導線側面和襯底之間的電容不能再忽略互連電容與W/H的關系1.對于較大的W/H，總電容接近平板電容模型2.當W/H小于1.5，邊緣電容變?yōu)橹饕糠帧?.對于較小的線寬，邊緣電容可以使總電容增加10倍以上1.51pF/cm導線層多晶Al1Al2Al3Al4Al5電容4095858585115線間電容（單位：aFμm）（介質與導線厚度不變）1.75線間平板邊緣平板

線間電容及其影響線間接地線間

接地多晶導線由于厚度較小，線間電容小；Al5厚度大，線間電容大；要求上層線間隔大導線電容(0.25μmCMOS)平面電容邊緣電容上極板下極板前四層金屬具有相同的厚度并采用同樣的絕緣層，第五層金屬的厚度接近前者的兩倍并布置在具有較高介電常數的絕緣層上。導線布置在有源區(qū)有較高的電容場氧有源區(qū)多晶多晶一般制造商會提供每層的面電容和周邊電容。 實際設計時，可以查表或查圖。 考慮性能時，電容的計算：

1。要用制造后的實際尺寸，

2?？紤]延遲或動態(tài)功耗時，一般用最壞情況 （最大寬度W，最薄介質）

3?？紤]競爭情況時用最小寬度W及最厚介質。R=

ρLHW（二）互連線電阻R1R2

SheetResistance

薄層電阻，方塊電阻R

LH W對于給定工藝，H為常數正比于長度L反比于截面積A薄層電阻，方塊電阻，n或p阱擴散區(qū)n+或p+擴散區(qū)n+或p+硅化物擴散區(qū)n+或p+多晶硅硅化物多晶硅鋁對于長導線，優(yōu)先考慮鋁。多晶只用于局部互連

減少連線電阻?采用有選擇性的工藝尺寸縮小?采用優(yōu)質互連線材料

–如：銅、硅化物（Silicides）?采用更多互連層–減少平均導線長度硅化物柵（Polycide）MOSFETSilicides:WSi2,TiSi2,PtSi2,TaSi 導電率為Poly的8-10倍n+SiO2硅化物多晶硅pn+多晶硅化物：多晶硅和硅化物兩層的組合趨膚效應:在非常高的頻率下，導線的電阻變成與頻率有關，高頻電流高頻傾向于主要在導體的表面流動，其電流密度隨進入導體的深度而成指數下降，趨膚深度定義為電流下降為他的額定值的e-1時所處的深度假設電流均勻流過導體的厚度為的外殼，導線的總截面局限在大約得到每單位長度電阻的表達式：高頻時電阻的增加可引起導線上傳送的信號有額外的衰減，并產生失真，為了確定趨膚效應的發(fā)生，可求出趨膚深度等于導體最大尺寸（W或H）一半時的頻率fs,頻率低于fs時，整個導線（截面）都導通電流，導線電阻等于低頻時的電阻（為常數）趨膚效應引起電阻增加與頻率及導線寬度的關系 （導線厚度為0.7微米）趨膚效應對較寬導線較為顯著4.4導線模型4.4.1理想導線沒有附加任何參數和寄生元件，在導線一端發(fā)生的電壓變化為立即傳到另一端，任何時刻在導線的每一段上都有相同的電壓4.4.2集總模型當只有一個寄生元件占支配地位時，這些寄生元件之間的相互作用很小時，或當只考慮電路特性的一個方面時，把各個不同（寄生元件）部分集總成單個電路元件是很重要的。VinClumpedRdriverVout集總電容

分布電容

Vout

cwire

驅動器

Driver把分布的電容集總為單個電容4.4.3集總RC模型長度超過幾個毫米的片上金屬線具有較明顯的電阻，可采用電阻-電容模型RC樹（1）只有一個輸入節(jié)點（2）電容在節(jié)點和地之間（3）無電路回路路徑電阻Rii：在源節(jié)點s和該電路的任何節(jié)點之間存在的唯一路徑共享路徑電阻Rik：在源節(jié)點s到節(jié)點k和節(jié)點i這兩條路徑共享電阻Elmore延時：假設這一網絡的N個節(jié)點中的每一個都被放電至地，并且在t=0時在節(jié)點s上加一個階躍輸入，于是，在節(jié)點i處的Elmore延時為：無分支的RC鏈（梯形鏈）：在節(jié)點i處的Elmore延時為：

RC鏈的Elmore延時當導線由N個等長的導線段（r，c)組成時： 當N很大時：4.4.4分布rc線L代表導線的總長，r和c代表每單位長度的電阻和電容電路符號：節(jié)點i處的電壓可以通過求解微分方程來確定：V是導線上一個特定點的電壓，x是該點和信號源之間的距離電壓（V）0.511.522.533.544.550 0

21.52.5x=L/10 x=L/4x=L/2

1 x=L0.5分布RC導線 的階躍響應

（與時間、 位置的關系）

時間（秒）

集總和分布RC網絡的階躍響應 比較經驗規(guī)則：（1）rc延時只是在tpRC近似或超過驅動門的tpgate時才考慮臨界長度：當互連線超過這個臨界長度時，RC延時才占主要地位（2）rc延時只是在輸入信號的上升（下降）小于導線的上升（下降）時間時，才考慮。若上述條件不滿足，信號的變化將比導線的傳播時延慢，因此，采用集總電容模型即可。考慮驅動器內阻RS時RC線的延時VinRsVout(rw,cw,L)4.5導線的SPICE模型用一個具有有限數目元件的集總RC來近似分布rc線同軸電纜三層平帶線微帶線導線在接地平