第08講組合邏輯電路分析及設(shè)計(jì)

第7講

課時(shí)授課計(jì)劃

課程內(nèi)容課題： 概述

組合邏輯電路的分析方法組合邏輯電路的設(shè)計(jì)方法目的與要求： 1掌握組合邏輯電路的定義、特點(diǎn)和研究 重點(diǎn)、功能描述。

2掌握組合電路的分析方法和設(shè)計(jì)方法。重點(diǎn)與難點(diǎn)： 重點(diǎn)：組合電路的分析方法和設(shè)計(jì)方法。難點(diǎn)：命題的邏輯描述。

教學(xué)方法設(shè)計(jì)：

1.由于分析與設(shè)計(jì)是逆過程，所以重點(diǎn)講分析方 法，設(shè)計(jì)方法自然引入。2.講解中注意闡明分析、設(shè)計(jì)思想。

3.需要通過一定量的例題說明方法，最后歸納總 結(jié)。課堂討論： 生活中組合電路的實(shí)例（電子密碼鎖，銀行取 款機(jī)、液位/火災(zāi)報(bào)警器等）復(fù)習(xí)（提問）： 1.描述組合邏輯電路邏輯功能的方法主要有？

2.各種表示法之間的相互轉(zhuǎn)換？一、概述數(shù)字邏輯電路按結(jié)構(gòu)或功能特點(diǎn)分類：組合邏輯電路時(shí)序邏輯電路組合邏輯電路：在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時(shí)刻各輸入值的組合，而與過去的輸入值無關(guān)。（即時(shí)輸出僅與即時(shí)輸入有關(guān)，與輸入歷史無關(guān)）

電路結(jié)構(gòu)特點(diǎn)：由邏輯門電路組成，不包含任何記憶元件；信號是單向傳輸?shù)?，不存在從輸出到輸入的反饋回路。本講討論采用SSI的組合邏輯電路的分析和設(shè)計(jì)方法。二、組合邏輯電路分析分析的任務(wù)和目的：對于給定的邏輯電路，找出輸出與輸入的邏輯關(guān)系，進(jìn)而評述其邏輯功能。（給定電路，待求功能）廣泛用于系統(tǒng)仿制、系統(tǒng)維修等領(lǐng)域，是學(xué)習(xí)、追蹤最新技術(shù)的必備手段。

組合邏輯電路的分析步驟：1）寫出輸出~輸入表達(dá)式2）化簡3）表達(dá)式真值表4）功能評述例1.分析下圖所示的組合邏輯電路。解

①

根據(jù)邏輯電路圖寫出輸出函數(shù)表達(dá)式

根據(jù)電路中各邏輯門的功能，從輸入端開始逐級寫出函數(shù)表達(dá)式如下：②化簡輸出函數(shù)表達(dá)式

用代數(shù)法對輸出函數(shù)F的表達(dá)式化簡如下：③根據(jù)化簡后的函數(shù)表達(dá)式列出真值表（如右表）

例：④功能評述

由真值表可知，該電路具有檢查輸入信號是否一致的邏輯功能，一旦輸出為1，則表明輸入不一致。因此，通常稱該電路為“不一致電路”。其次，由分析可知，該電路的設(shè)計(jì)方案并不是最簡的。根據(jù)化簡后的輸出函數(shù)表達(dá)式可采用異或門和或門畫出實(shí)現(xiàn)給定功能的邏輯電路圖如下圖所示。顯然，它比原電路簡單、清晰。歸納總結(jié)：1.各步驟不一定每步都要，如已最簡時(shí)可省略化簡；由表達(dá)式能直接概述功能時(shí)不一定要列真值表。2.不是每個(gè)電路都可用簡煉的文字來描述其功能。組合邏輯電路分析（例2）組合邏輯電路分析（例3）三、組合邏輯電路設(shè)計(jì)設(shè)計(jì)的任務(wù)：根據(jù)問題要求完成的邏輯功能，求出在特定條件下實(shí)現(xiàn)該功能的邏輯電路。（給定功能，待求電路）組合邏輯電路的設(shè)計(jì)可分為基于小規(guī)模集成電路的設(shè)計(jì)、基于中規(guī)模集成電路的設(shè)計(jì)和基于可編程邏輯器件的設(shè)計(jì)，本講主要介紹用小規(guī)模集成電路（即用邏輯門電路）來實(shí)現(xiàn)組合邏輯電路的功能。設(shè)計(jì)步驟：

1、邏輯抽象（功能的文字性描述真值表描述）1）確定輸入、輸出變量（條件輸入變量，結(jié)果輸出變量）2）邏輯賦值（給0，1以確定的邏輯含義）

3）畫真值表（表示因果關(guān)系）2、真值表表達(dá)式3、表達(dá)式化簡和變換4、表達(dá)式邏輯圖

5、進(jìn)行實(shí)物安裝調(diào)試，這是最終驗(yàn)證設(shè)計(jì)是否正確的手段。

組合邏輯電路設(shè)計(jì)的關(guān)鍵是如何將文字描述的實(shí)際問題抽象為邏輯問題。

例1（邏輯抽象舉例）：功能描述：電影票分大人票和小孩票兩種，設(shè)計(jì)一個(gè)設(shè)置在電影院入口處的能自動(dòng)檢票的邏輯電路，要求用與非門實(shí)現(xiàn)，且輸入只提供原變量。解：第1步：抽象(1)確定輸入、輸出變量結(jié)果：是否允許入場——Z

條件：觀眾狀況（大人/小孩）——A

拿票情況（大人票/小孩票/無票）

(2)邏輯賦值

(3)畫真值表第2步：真值表表達(dá)式第3步：變換（與或與非-與非）01d100d1ZABC0001111001第4步：畫邏輯圖例2.用與非門設(shè)計(jì)一個(gè)三變量的表決器，當(dāng)多數(shù)人同意時(shí)，表決通過；否則不通過。

解：從題目要求可以看出，所設(shè)計(jì)的電路有三個(gè)輸入變量，一個(gè)輸出變量。設(shè)三個(gè)輸入變量分別為A、B、C，輸出變量為F，當(dāng)輸入同意時(shí)用1表示，否則為0；輸出狀態(tài)為1時(shí)表示通過，輸出為0時(shí)表示否決。（1）根據(jù)以上假設(shè)列出真值表如下：

（2）由真值表寫出表達(dá)式。根據(jù)真值表可寫出函數(shù)的最小項(xiàng)表達(dá)式為：用卡諾圖簡化函數(shù)，得到最簡與-或式：題目要求使用與非門，故化簡后的表達(dá)式還須轉(zhuǎn)換為“與非”表達(dá)式的形式。對最簡與－或式兩次求反，變換成與非-與非表達(dá)式

（3）根據(jù)變換后的邏輯函數(shù)表達(dá)式畫出邏輯電路如下圖所示。電路是兩級門結(jié)構(gòu)形式。

例3.用或非門實(shí)現(xiàn)函數(shù)

解1）：將函數(shù)的卡諾圖按0格化簡，得到函數(shù)F的最簡或—與表達(dá)式：

對簡化后的函數(shù)F進(jìn)行二次求反得或非—或非表達(dá)式：通過或非—或非表達(dá)式，可畫得邏輯電路圖。解2）：對卡諾圖按1格化簡得函數(shù)F邏輯表達(dá)式如下：

由此邏輯式繪制的電路圖,只需三個(gè)兩輸入的或非門和一個(gè)非門。所以如何能更加節(jié)省邏輯器件，其方法和步驟還應(yīng)靈活掌握。

設(shè)計(jì)中幾個(gè)實(shí)際問題的處理包含無關(guān)條件的組合邏輯電路設(shè)計(jì)

多輸出函數(shù)的組合邏輯電路設(shè)計(jì)

無反變量提供的組合邏輯電路設(shè)計(jì)

包含無關(guān)條件的組合邏輯電路設(shè)計(jì)在某些實(shí)際問題中，常常由于輸入變量之間存在的相互制約或問題的某種特殊限定等，使得輸入變量的某些取值組合根本不會出現(xiàn)，或者雖然可能出現(xiàn)，但對在這些輸入取值組合下函數(shù)的值是為1還是為0并不關(guān)心。通常把這類問題稱為包含無關(guān)條件的邏輯問題；與這些輸入取值組合對應(yīng)的最小項(xiàng)稱為無關(guān)最小項(xiàng)，簡稱為無關(guān)項(xiàng)或者任意項(xiàng)；描述這類問題的邏輯函數(shù)稱為包含無關(guān)條件的邏輯函數(shù)。例如，假定用A、B、C表示計(jì)算機(jī)中的＋、－、×運(yùn)算，并令變量取值1執(zhí)行相應(yīng)運(yùn)算，則A、B、C三個(gè)變量不允許兩個(gè)或兩個(gè)以上同時(shí)為1，從而A、B、C只允許出現(xiàn)000，001，010，100四種取值組合，不允許出現(xiàn)011，101，110，111四種組合，即包含無關(guān)最小項(xiàng)。與A、B、C相關(guān)的邏輯函數(shù)稱為包含無關(guān)條件的邏輯函數(shù)。

當(dāng)采用最小項(xiàng)之和表達(dá)式描述一個(gè)包含無關(guān)條件的邏輯問題時(shí)，函數(shù)表達(dá)式中是否包含無關(guān)項(xiàng)以及對無關(guān)項(xiàng)是令其值為1還是為0，并不影響函數(shù)的實(shí)際邏輯功能。因此，在化簡這類邏輯函數(shù)時(shí)，利用這種隨意性往往可以使邏輯函數(shù)得到更好地簡化，從而使設(shè)計(jì)的電路達(dá)到更簡。

例設(shè)計(jì)一個(gè)組合邏輯電路，用于判別以余3碼表示的1位十進(jìn)制數(shù)是否為合數(shù)。

解由題意可知，該電路輸入為1位十進(jìn)制數(shù)的余3碼，輸出為對其值進(jìn)行判斷的結(jié)果。設(shè)輸入變量為A、B、C、D，輸出函數(shù)為F，當(dāng)ABCD表示的十進(jìn)制數(shù)為合數(shù)(4、6、8、9)時(shí)，輸出F為1，否則F為0。因?yàn)榘凑沼?碼的編碼規(guī)則，ABCD的取值組合不允許為0000、0001、0010、1101、1110、1111，故該問題為包含無關(guān)條件的邏輯問題，與上述6種取值組合對應(yīng)的最小項(xiàng)為無關(guān)項(xiàng)，即在這些取值組合下輸出函數(shù)F的值可以隨意指定為1或者為0，通常記為“d”。據(jù)此，可建立描述該問題的真值表。ABCDF0000d0001d0010d001100100001010011000111110000100111010010111110011101d1110d1111d根據(jù)真值表可寫出F的邏輯表達(dá)式為F(A,B,C,D)=∑m(7,9,11,12)+∑d(0,1,2,13,14,15)

◎

不考慮無關(guān)項(xiàng):函數(shù)F的卡諾圖如圖所示，合并卡諾圖上的1方格，可得到化簡后的邏輯表達(dá)式◎

若考慮無關(guān)項(xiàng):

函數(shù)F的卡諾圖如圖所示，根據(jù)合并的需要將卡諾圖中的無關(guān)項(xiàng)d(13，14，15)當(dāng)成1處理，而把d(0,1,2)當(dāng)成0處理，可得到化簡后的邏輯表達(dá)式顯然，后一個(gè)表達(dá)式比前一個(gè)表達(dá)式更簡單。假定采用與非門組成實(shí)現(xiàn)給定邏輯功能的電路，可將F的最簡表達(dá)式變換成"與非-與非"表達(dá)式：

相應(yīng)的邏輯電路圖如圖所示。由此可見，設(shè)計(jì)包含無關(guān)條件的組合邏輯電路時(shí)，恰當(dāng)?shù)乩脽o關(guān)項(xiàng)進(jìn)行函數(shù)化簡，通常可使設(shè)計(jì)出來的電路更簡單。多輸出函數(shù)的組合邏輯電路設(shè)計(jì)設(shè)計(jì)多輸出函數(shù)的組合邏輯電路時(shí)，如果只是孤立地求出各輸出函數(shù)的最簡表達(dá)式，然后畫出相應(yīng)邏輯電路圖并將其拼在一起，通常不能保證邏輯電路整體最簡。因?yàn)楦鬏敵龊瘮?shù)之間往往存在相互聯(lián)系，具有某些共同的部分，因此，應(yīng)該將它們當(dāng)作一個(gè)整體考慮，而不應(yīng)該將其截然分開。這類電路達(dá)到最簡的關(guān)鍵是在函數(shù)化簡時(shí)找出各輸出函數(shù)的公用項(xiàng)，使之在邏輯電路中實(shí)現(xiàn)對邏輯門的共享，從而達(dá)到電路整體結(jié)構(gòu)最簡。

例

設(shè)計(jì)一個(gè)全加器（邏輯門自選）。

解

全加器：是能對兩個(gè)1位二進(jìn)制數(shù)及來自低位的“進(jìn)位”進(jìn)行相加，產(chǎn)生本位“和”及向高位“進(jìn)位”的邏輯電路。全加器可用于實(shí)現(xiàn)兩個(gè)n位數(shù)相加。如由此可知，全加器有3個(gè)輸入變量，2個(gè)輸出函數(shù)。設(shè)被加數(shù)、加數(shù)及來自低位的“進(jìn)位”分別用Ai、Bi及Ci-1表示，相加產(chǎn)生的“和”及“進(jìn)位”用Si和Ci表示。根據(jù)二進(jìn)制加法運(yùn)算法則可列出全加器的真值表。AiBiCi-1SiCi0000000110010100110110010101011100111111由真值表可寫出輸出函數(shù)表達(dá)式：Si(Ai，Bi，Ci-1)=∑m(1,2,4,7)

Ci(Ai，Bi，Ci-1)=∑m(3,5,6,7)假定采用卡諾圖化簡上述函數(shù)，則有：

經(jīng)化簡后的輸出函數(shù)表達(dá)式為

其中，Si的標(biāo)準(zhǔn)“與-或”式即最簡“與-或”式。當(dāng)采用異或門和與非門組成實(shí)現(xiàn)給定功能的電路時(shí)，可對表達(dá)式作如下變換：相應(yīng)的邏輯電路圖如圖

該電路就單個(gè)函數(shù)而言均已達(dá)到最簡，但從整體考慮則并非最簡。當(dāng)按多輸出函數(shù)組合電路進(jìn)行設(shè)計(jì)時(shí)，可對函數(shù)Ci作如下變換：經(jīng)變換后，Si和Ci的邏輯表達(dá)式中有公用項(xiàng)Ai⊕Bi，因此，組成電路時(shí)可令其共享同一異或門，從而使整體得到進(jìn)一步簡化，其邏輯電路圖如圖無反變量提供的組合邏輯電路設(shè)計(jì)在某些問題的設(shè)計(jì)中，為了減少各部件之間的連線，只給邏輯電路的輸入端提供原變量，不提供反變量。設(shè)計(jì)這類電路時(shí)，直截了當(dāng)?shù)霓k法是當(dāng)需要某個(gè)反變量時(shí)，就用一個(gè)非門將相應(yīng)的原變量轉(zhuǎn)換成反變量，但這樣處理往往是不經(jīng)濟(jì)的。因此，通常采用適當(dāng)?shù)姆椒ㄟM(jìn)行處理，以便盡可能減少非門數(shù)量。采用與非門的設(shè)計(jì)生成項(xiàng)：在積之和（與-或）表達(dá)式，若其中兩個(gè)乘積項(xiàng)中，一個(gè)含有某變量的原變量，另一個(gè)還有相同變量的反變量，那么其他變量組成的乘積項(xiàng)，就是它們的生成項(xiàng)。

在一個(gè)邏輯函數(shù)中，增加生成項(xiàng)不影響邏輯函數(shù)的值。（依據(jù)：常用公式）采用與非門的設(shè)計(jì)尾部替代因子：在乘積項(xiàng)中，以原變量出現(xiàn)的為頭部因子，以反變量出現(xiàn)的為尾部因子，頭部可以進(jìn)入尾部，而不改變該乘積項(xiàng)的值（依據(jù)：德·摩根律和互補(bǔ)律），進(jìn)入尾部的頭部稱為尾部替代因子。采用與非門的設(shè)計(jì)在輸入不提供反變量時(shí)，適當(dāng)增加生成項(xiàng)和選擇必要的尾部替代因子，可減少函數(shù)中的“非”號，從而節(jié)省邏輯器件。設(shè)計(jì)步驟：邏輯函數(shù)化簡得到與或表達(dá)式尋找所有生成項(xiàng)選擇尾部替代因子并進(jìn)行變換確定替代尾因子的原則是：恒等變換（替代前后的邏輯值不變）兩者以上公用（共享）多種方案取最簡二次求反，得到與非-與非表達(dá)式畫出邏輯電路圖采用與非門的設(shè)計(jì)采用或非門的設(shè)計(jì)在輸入端不提供反變量的情況下，用或非門設(shè)計(jì)組合邏輯電路的方法是首先求出邏輯函數(shù)F的對偶式F’的最小項(xiàng)表達(dá)式，然后同采用與非門的設(shè)計(jì)方法一樣，求出采用與非門實(shí)現(xiàn)F’函數(shù)的最佳結(jié)果，最后再求對偶得到采用或非門實(shí)現(xiàn)F函數(shù)的組合電路。例題請參考教材P77例2.8，例2.9注：對于只有原變量沒有反變量輸入條件下組合邏輯電路的設(shè)計(jì)，在實(shí)際應(yīng)用中，情況比較復(fù)雜，還應(yīng)靈活掌握。要盡可能采用多種形式進(jìn)行反復(fù)變換，以最節(jié)省器件為最佳方法，若無論怎么變換都不能節(jié)省邏輯器件時(shí)，則只好用一個(gè)非門來產(chǎn)生反變量。真值表電路功能描述例：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。1窮舉法12