課件教程案例

實驗名稱：5段流水CPU設計： 1萬用 1示波 1Verilogquartus20MIPS5段流CPU設采用I/O統(tǒng)一編址方式，即將輸入輸出的I/O地址空間，作為數(shù)據(jù)存取空間的一部分，實現(xiàn)CPU與外部設備的輸入輸出端口設計。實驗中可采用高端地址。利用設計的I/O端口，通過lw指令，輸入DE2實驗板上的按鍵等輸入設備信息。即將外部設備狀態(tài)，讀到CPU內(nèi)部寄存器。I/OswDE2LED備的控制信號（或數(shù)據(jù)信息。即將對外部設備的控制數(shù)據(jù)，從CPU內(nèi)部的寄存器，寫入到外部設備的相應控制寄存器（或可直接連接至外部設備的控制輸入信CPU狀態(tài)輸入，并將判別或處理結(jié)果，利用板載LED燈或7段LED數(shù)碼管顯示出4bit4bit2LED10LED10（。puter resetn,clock,mem_clock,pc,inst,malu,walu,in_port0,in_port1,hex0,hex1,hex2,hex3,hex4,out_port0,out_port1,out_port2,out_port3,out_port4, ，如圖1-1建立工程時指定resetn,clock,mem_clock;in_port0,in_port1;//clockmem_clock信號。mem_clockROM和數(shù)據(jù)同步RAM使用，其波形需要有別于實驗一。 output[31:0]pc,inst,ealu,malu,output[6:0][31:0]out_port0,out_port1,out_port2,out_port3,[31:0]bpc,,pc4,ins, [31:0]dpc4,da,db,dimm, [31:0]epc4,ea,eb,eimm, [31:0]mb, [31:0]wmo,均為 drn,ern0,ern,mrn, daluc,//ID階段EXE階段通過流水線寄存器傳遞的aluc控制信號，4bit //CU模塊IF階段模塊傳遞的PC選擇信號，2bit CU模塊發(fā)出的控制流水線停頓的控制信號，使PCIF/ID dwreg,dm2reg,dwmem,daluimm,dshift,//id ewreg,em2reg,ewmem,ealuimm,eshift,//exe mwreg,mm2reg,//mem 的信號 wwreg,//wb于 t ,wpcir,clock,resetn,pc (pcsource,pc,bpc,da,jpc, ,pc4,ins,mem_clock);//IF //即輸入給該模塊的mem_clock信號，模塊內(nèi)rom_clkmem_clock//實驗中可采用系統(tǒng)clock的反相信mem_clock（亦即 (pc4,ins,wpcir,clock,resetn,dpc4,inst);IF/ID//clock上升沿時，將IF階段需傳遞給ID階段的信息，鎖存IF/ID流水線//中，并呈現(xiàn)在ID (mwreg,mrn,ern,ewreg,em2reg,mm2reg,dpc4,inst,mem_clock,dm2reg,dwmem,djal,dsa//ID

wrn,wdi,ealu,malu,mmo,wwreg,bpc,jpc,pcsource,wpcir,daluimm,da,db,dimm,drn,//其中的寄存器堆，會在系統(tǒng)clock的下沿進行寄存器寫入，也就是給信號從WB//該階段CU產(chǎn)生的、 de_reg(dwreg,dm2reg,dwmem,daluc,daluimm,da,db,dimm,drn,dshift,em2reg,ewmem,ealuc,esaID/EXE流水線寄存

djal,dpc4,dsa,clock,resetn,ea,eb,eimm,ern0,eshift,ejal,//ID/EXE流水線寄存器模塊，起承接ID階段和EXE階段的流水任務//clock上升沿IDEXE階段的信息，鎖存ID/EXE流水//寄存器中，并呈現(xiàn)在EXE exe_stage(ealuc,ealuimm,ea,eb,eimm,esa,eshift,ern0,epc4,ejal,ern,ealu);//EXE//EXEALU及多個多路器等 em_reg(ewreg,em2reg,ewmem,ealu,eb,ern,clock,mwreg,mm2reg,mwmem,malu,mb,//EXE/MEM流水線寄存器模塊，起承接EXE階段MEM階段的流水任務//clock上升沿EXE階段需傳遞MEM階段的信息，鎖存在 mem_stage(mwmem,wm2reg,wrn,mrn,malu,mb,wmo,clock,resetn,mem_clock,mmo,in_port0,in_port1,out_port0,out_port1,out_port2,out_port3,out_port4,out_port5);//MEM mem_clock//輸入給該同步RAMmem_clock信號，模塊內(nèi)定義為ram_clk//實驗中可采用系統(tǒng)clock的反相信號作mem_clock信號（mw_reg(mwreg,mm2reg,mmo,malu,mrn,wwreg,wm2reg,wmo,walu,//MEM/WB//clockMEMWB//WB(walu,wmo,wm2reg,wdisevensegsevenseg4(out_port4[3:0],hex4);sevensegsevenseg3(out_port3[3:0],hex3);sevensegsevenseg2(out_port2[3:0],hex2);sevensegsevenseg1(out_port1[3:0],hex1);sevensegpc4、bpc、da、jpc，irompcinsID，在這里獲得了jpc、bpc，WB寫入的寄存器編號rn，alu輸入端的a&b，立即數(shù)的符號拓展、控制信號，regfilecu險和控制的forwardA&B，以及控制停頓的wpcir，其余均與單周期流水線ID/EXE流水線寄存器resetn!=0時，將ID段的輸出賦EXE段的輸入，否則輸入變成0。入，否則輸入變成0。否則輸入變成0。的計算結(jié)果從MEM段推到ID段，lw指令從數(shù)據(jù)器讀出的數(shù)據(jù)從MEM段前推到ID段。根據(jù)優(yōu)先檢查相鄰指令的條件，要先判斷EXE段的alu結(jié)果，在判斷MEM段的alu結(jié)果，最后判斷從數(shù)據(jù)器讀出的數(shù)據(jù)。若是lw指令，且其后續(xù)指令與lw數(shù)據(jù)有關，需要將