第5章電力電子裝置控制系統(tǒng)設計-s

第5章電力電子裝置控制系統(tǒng)及其設計武漢大學電氣工程學院本章主要內(nèi)容第5章電力電子裝置控制系統(tǒng)及其設計5.1電力電子裝置控制系統(tǒng)的構(gòu)成5.2常用控制芯片介紹5.3電力電子裝置控制系統(tǒng)設計5.4基于DSP+FPGA的電力電子裝置控制系統(tǒng)設計及開發(fā)控制系統(tǒng)包含以下各個部分：信號變換——信號隔離、變換、采集輔助電源——提供控制系統(tǒng)的工作電源保護電路——提供針對裝置本體的各種保護，如過壓、過流、過熱保護控制電路——根據(jù)裝置功能及系統(tǒng)狀態(tài)，根據(jù)預定算法得到電力電子器件的開關(guān)控制信號驅(qū)動電路——控制系統(tǒng)于主回路的接口，既可以看成主回路一部分，亦可看成控制系統(tǒng)一部分后臺監(jiān)控——可選5.1電力電子裝置控制系統(tǒng)構(gòu)成電力電子裝置控制系統(tǒng)特點(PWM變換器)：目前控制算法一般分為內(nèi)外環(huán)，相應的控制系統(tǒng)應有明顯的區(qū)隔；通用性，一般只要改算法就可以實現(xiàn)不同的裝置功能；決定了裝置運行的邏輯和時序，通常保護算法也由其實現(xiàn)，也可以采用獨立的保護系統(tǒng)作為后備；必要的時候需要冗余系統(tǒng)；5.1電力電子裝置控制系統(tǒng)構(gòu)成APF控制系統(tǒng)框圖5.1電力電子裝置控制系統(tǒng)構(gòu)成光伏控制系統(tǒng)框圖5.1電力電子裝置控制系統(tǒng)構(gòu)成控制系統(tǒng)的核心是各種微處理器，例如各種單片機、數(shù)字信號處理器(DSPs)、大規(guī)?？删幊踢壿嬈骷?FPGA)、各種專門的處理芯片。下面介紹常用的DSP、FPGA的相關(guān)知識。5.2常用控制芯片一、數(shù)字信號處理單片機1、基本特征DSP芯片，也稱數(shù)字信號處理器DSPs。它是一種特別適合于實時，快速數(shù)字信號處理運算的微處理器，它為實現(xiàn)數(shù)字信號處理，從硬件和軟件上做了優(yōu)化。具有如下特征：

采用改進的哈佛結(jié)構(gòu)

馮.諾依曼結(jié)構(gòu)：程序數(shù)據(jù)統(tǒng)一編址，單一的地址數(shù)據(jù)線(如80C196)

哈佛結(jié)構(gòu)：程序、數(shù)據(jù)存儲空間分開，各有地址數(shù)據(jù)線(如80C51)

此外，片內(nèi)地址數(shù)據(jù)總線分成三組，這使得處理指令，數(shù)據(jù)同時進行，從而大大提高效率。一、數(shù)字信號處理單片機流水線操作，減小指令執(zhí)行時間流水線深度2~8級深度不等，上述結(jié)構(gòu)為流水線的實現(xiàn)創(chuàng)造了條件。專用的硬件乘法器

在51/96單片機中雖有乘法指令，如MULD，DIV，但都是軟件實現(xiàn)的，由加法器實現(xiàn)(沒有硬件乘法)，需要幾個指令周期(如196>12周期)，在數(shù)字信號處理中乘法和累加是基本的大量的運算。如卷積、數(shù)字濾波、FFT、相關(guān)、矩正運算都有大量的類似的運算。而DSP中設置了硬件乘法器和MACD(乘法累加)一類的指令，使上述每步操作可以在單周期內(nèi)完成，運算速度大大提高。一、數(shù)字信號處理單片機DSP的特殊指令基于DSP的特殊結(jié)構(gòu)，DSP的指令能完成多步操作。(不同于一般的單片機及PC)

如：MACD=APAC+LT+MPY+DMOV

又如為FFT應用的“位倒序（bit-reversed)指令DSP的快速指令周期(基于高速主頻,可達1GHz)由于上述特點，使得ＤＳＰ的指令周期在１００ns以下，目前最快的達到5ns。這為實時快速ＤＳＰ應用提供了硬件基礎。多核芯DSP:集成2/4/6芯DSP如：TI/ADI公司一、數(shù)字信號處理單片機2、與普通MCU的區(qū)別都是面向系統(tǒng)設計的單片微處理器，DSPs更多的優(yōu)勢在于可以應對復雜的算法，而不太關(guān)注對外圍接口的控制，因此有個通俗而形象的特征“頭腦發(fā)達、四肢簡單”。隨著電力電子裝置所要實現(xiàn)的功能日益復雜，所采用的算法的計算量和實時性的要求，結(jié)合普通MCU的特性，一些專門用于電力電子裝置的DSPs逐步面世。一、數(shù)字信號處理單片機3、TMS320系列DSPs目前，TI的DSP有三大系列（平臺），每個系列間互不兼容，但是每個系列不同類型的芯片具有：相同的CPU，指令兼容、片內(nèi)存儲器不同、外設不同。TMS320C2000系列（定點/浮點）此系列側(cè)重于工業(yè)控制。DSP上集成了適合于工業(yè)控制的外設——DSP控制器。TMS320C5000系列：（定點）包括C54XX/C55XX/C540X等，具有低功耗，高速等特點，主要應用于無線通訊等手持設備及消費電子。一、數(shù)字信號處理單片機TMS320C6000系列：（速度最快、有多核器件）包括C62X/C64（定點）/C67X（浮點），適合于高速，大運算量的高端運用。如無線基站，GPS，圖象處理，多媒體等。TMS320C5000系列：（定點）包括C54XX/C55XX/C540X等，具有低功耗，高速等特點，主要應用于無線通訊等手持設備及消費電子。其他產(chǎn)品：（非主流產(chǎn)品）如：C3X：如C30/1/2/3，其中C32應用較多，價格較低。一、數(shù)字信號處理單片機4、C2000平臺（系列）該系列是從C2X，C5X發(fā)展而來的。主要特點：共用C2XLP、C28X核芯（向下兼容），有相同的指令集，為定點/浮點DSP(F2833X、F2834X)片內(nèi)有較大的FlashRAM(其他系列沒有）及SRAM，降低了成本，使用方便集成了應用于工業(yè)控制的外設：如：A/D，EVM(PWM、CAP、QEP)，SPI，SCI，CAN，WD等功耗低性價比高（＜200元）一、數(shù)字信號處理單片機C20X：C203X，F(xiàn)206/7C24X：F240/1/2/3LC240X：LF2402/4/6/7($10.35)C2XLP：C28X：F280x:F2806/F2808/F2809(F281X的改進型$13.8);

F281x:LF2810/2812($15.75);F2823x:F28232/F28234/F28235：無浮點型F2833xDSP($14.55);F2833x:F28332/F28334/F28335：浮點型DSP(150MHZ)($15.65);

F2834x:F28341~6：浮點型DSP(無FLASH/ADC；300MHZ)($16~20);

C2000其中：F241/F243LF2406/LF2407LF2810/LF2812性能一樣，前者無外部總線參數(shù)器件CPU核芯指令周期(ns)ROM/Flash(Word)RAMA/DEVMSPISCICANC203C2XLP<40MHZ25/35/50F:32K54411F20625/35/50F:16K45K11F24050F:16K54410bit(16ch)1111F24150F:8K54410bit(8ch)1111F24350F:8K54410bit(8ch)1111LF240633/25F:32K2.5k10bit(16ch)2111LF240733/25F:32K2.5k10bit(16ch)2111LF2810C281x(150MHZ)6.67F:64K18k12bit(16ch)2121LF28126.67F:128K18k12bit(16ch)2121F2808C280x(100MHZ)10F:64K

18k12bit(16ch)2422F28335C283x(150MHZ)6.67F:256K

34k12bit(16ch)2132二、現(xiàn)場可編程門陣列(FPGA)現(xiàn)場可編程門陣列FPGA(FieldProgrammableGateArray)，它是與傳統(tǒng)PLD不同的一類可編程專用集成電路。它具有類似于半定制門陣列的通用結(jié)構(gòu)，即由邏輯功能塊排列成的陣列組成，并由可編程的互連資源連接這些邏輯功能塊來實現(xiàn)所需的設計。在某種意義上說，F(xiàn)PGA是一種將門陣列的通用結(jié)構(gòu)與PLD的現(xiàn)場可編程特性融于一體的新型器件，具有集成度高、通用性好、設計靈活、編程方便、產(chǎn)品上市快等多方面的優(yōu)點。FPGA可反復編程，并能實現(xiàn)芯片功能的動態(tài)重構(gòu)。二、現(xiàn)場可編程門陣列(FPGA)FPGA的設計可在廠家提供的開發(fā)系統(tǒng)中快速有效地完成，生成的設計文件以構(gòu)造代碼的形式存儲在FPGA外的存儲體中。系統(tǒng)上電時將這些構(gòu)造代碼讀入FPGA內(nèi)由SRAM構(gòu)成的配置存儲器，并由各個配置存儲單元控制FPGA中的可編程資源實現(xiàn)用戶的專用設計。與傳統(tǒng)的可編程邏輯器件相比，F(xiàn)PGA由于采用了類似門陣列的通用結(jié)構(gòu)，其規(guī)模可以做得較大，可實現(xiàn)的功能更強，設計的靈活性也更大。二、現(xiàn)場可編程門陣列(FPGA)1、可編程邏輯器件分類集成度是可編程邏輯器件的一項很重要的指標，如果從集成密度上分類，可分為簡單可編程邏輯器件(SPLD)和高密度可編程邏輯器件(HDPLD)。二、現(xiàn)場可編程門陣列(FPGA)2、可編程邏輯器件基本結(jié)構(gòu)PLD器件種類較多，不同廠商生產(chǎn)的PLD器件結(jié)構(gòu)差別較大，如圖所示為PLD器件的基本結(jié)構(gòu)框圖，它由輸入緩沖電路、與陣列、或陣列、輸出緩沖電路等四部分組成。其中“與陣列”和“或陣列”是PLD器件的主體，邏輯函數(shù)靠它們實現(xiàn)二、現(xiàn)場可編程門陣列(FPGA)3、可編程邏輯器件基本資源可編程邏輯器件可以由用戶編程實現(xiàn)特定要求的功能，主要是由于其提供了四種可編程資源，即位于芯片中央的可編程功能單元；位于芯片四周的可編程I/O引腳；分布在芯片各處的可編程布線資源和片內(nèi)存儲塊RAM。二、現(xiàn)場可編程門陣列(FPGA)4、可編程邏輯器件的設計過程CPLD/FPGA器件的設計一般可以分為設計輸入、設計實現(xiàn)、設計校驗和下載編程四個步驟，如圖所示。二、現(xiàn)場可編程門陣列(FPGA)設計輸入設計輸入就是將設計者所設計的電路以開發(fā)軟件要求的某種形式表達出來，并輸入到相應的軟件中。設計輸入有多種表達方式，主要包括原理圖輸入方式、硬件描述語言輸入方式、高級設計輸入方式、波形設計輸入方式、層次設計輸入方式和底層設計輸入方式，其中最常用的是原理圖輸入方式和硬件描述語言輸入方式兩種。二、現(xiàn)場可編程門陣列(FPGA)設計施實現(xiàn)

設計實現(xiàn)主要由開發(fā)工具依據(jù)設計輸入文件自動生成用于器件編程、波形仿真及延時分析等所需的數(shù)據(jù)文件。此部分對開發(fā)系統(tǒng)來講是核心部分，但對用戶來說，它的實現(xiàn)過程究竟如何，用戶并不關(guān)心。設計者只能通過設置“設計實現(xiàn)策略”等參數(shù)來控制設計實現(xiàn)過程。EDA開發(fā)工具進行設計實現(xiàn)時主要完成以下四個相關(guān)任務：(1)優(yōu)化和合并。優(yōu)化是指邏輯化簡，把邏輯描述轉(zhuǎn)變?yōu)樽钸m合在器件中實現(xiàn)的形式；合并是將模塊化設計產(chǎn)生的多個文件合并為一個網(wǎng)表文件，并使層次設計平面化。(2)映射。映射是把設計分為多個適合器件內(nèi)部邏輯資源實現(xiàn)的邏輯小塊的形式。二、現(xiàn)場可編程門陣列(FPGA)

(3)布局和布線。布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線，且連線最少；布線是利用器件的布線資源完成各功能塊之間和反饋信號的連接。在ispLSI器件中，由GRP提供外部輸入信號和GLB之間的連線，ORP則提供GLB信號到外部引腳的連接。器件連線、資源布局及設計的復雜程度將影響布線的成功率，即布通率。另外，布局上的問題也會引起布線困難。這就需要修改設計輸入或改變設計策略來解決布線問題。

(4)生成編程文件。設計實現(xiàn)的最后一步是產(chǎn)生可供器件編程使用的數(shù)據(jù)文件。對CPLD器件而言，產(chǎn)生熔絲圖文件即JEDEC文件；對FPGA器件，則產(chǎn)生位流數(shù)據(jù)文件Bitstream。二、現(xiàn)場可編程門陣列(FPGA)設計校驗設計校驗包括仿真和定時分析兩部分，這一步通過仿真器和時延分析器來完成，利用編譯器產(chǎn)生的數(shù)據(jù)文件自動完成邏輯功能仿真和延時特性仿真。在仿真文件中加載不同的激勵，可以觀察中間結(jié)果以及輸出波形。必要時，可以返回設計輸入階段，修改設計輸入，最終達到設計要求。下載編程下載編程是將設計階段生成的JEDEC文件或位流文件裝入到可編程器件中。器件編程需要滿足一定的條件，如編程電壓、編程時序和編程算法等。電力電子裝置控制系統(tǒng)設計基本內(nèi)容：明確功能硬件系統(tǒng)規(guī)劃、總體設計軟件