第五章存儲器

第五章存儲器本章學(xué)習(xí)要求：

存儲器是計算機(jī)系統(tǒng)的重要組成部分，用于存儲計算機(jī)工作所必需的數(shù)據(jù)和程序。本章要求在了解半導(dǎo)體存儲器工作原理的基礎(chǔ)上，著重掌握微機(jī)系統(tǒng)內(nèi)存儲器系統(tǒng)的構(gòu)成及與CPU的連接方法。1

一、衡量存儲器的性能指標(biāo)主要有三個：容量、速度和成本

為了在一個存儲器系統(tǒng)中兼顧以上三個方面的指標(biāo)，目前在計算機(jī)系統(tǒng)中通常采用三級存儲器結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和輔助存儲器，由這三者構(gòu)成一個統(tǒng)一的存儲系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而位成本則接近廉價慢速的輔存平均價格。

5.1存儲器概述2

1.層次化總體結(jié)構(gòu)

外部設(shè)備CPU芯片中主機(jī)系統(tǒng)中CPU寄存器組Cache片內(nèi)片外內(nèi)部存儲器輔助存儲器二、層次化的存儲器體系結(jié)構(gòu)3l

優(yōu)點：

(1)Cache的讀寫速度幾乎能夠與CPU進(jìn)行匹配，所以微機(jī)系統(tǒng)的存取速度可以大大提高；(2)Cache的容量相對主存來說并不是太大，所以整個存儲器系統(tǒng)的成本并沒有上升很多。4

2.高速緩沖存儲器的結(jié)構(gòu)和基本工作原理

5三、存儲器的分類

隨著計算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存儲器的種類日益繁多，分類的方法也有很多種?？砂创鎯ζ鞯拇鎯橘|(zhì)劃分，按存儲方式劃分，按存儲器在計算機(jī)中的作用劃分等。將存儲器可分為：

主存儲器：主要采用的是半導(dǎo)體存儲器

外存儲器

678四、存儲器系統(tǒng)的通常結(jié)構(gòu)

在微機(jī)系統(tǒng)中，存儲器是很重要的組成部分，雖然存儲器的種類很多，但它們在系統(tǒng)中的整體結(jié)構(gòu)及讀/寫的工作過程是基本相同的。一般情況下，一個存儲器系統(tǒng)是由以下幾部分組成。

1.存儲體若要存放MN個二進(jìn)制信息，就需要用MN個基本存儲單元，將它們按照一定的規(guī)則排列起來所構(gòu)成的陣列，稱為存儲體或存儲矩陣。(基本存儲單元

一個基本存儲單元可以存放以為以為二進(jìn)制信息，其內(nèi)部具有兩個穩(wěn)定的且相互獨立的狀態(tài)，并能夠在外部對其狀態(tài)進(jìn)行識別和改變。)

9

(內(nèi)存條實際上是把若干個存儲芯片按照一定的邏輯關(guān)系連接起來，高密度地安裝在對外有若干個引腳的印刷電路板上或密封在對外有若干引線的陶瓷或塑料管殼中。)2.地址選擇器地址譯碼器的作用就是用來接受CPU送來的地址信號并對它進(jìn)行譯碼，選擇與此地址碼相對應(yīng)的存儲單元，以便對該單元進(jìn)行讀/寫操作。

存儲器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。

見半導(dǎo)體存儲器的組成與譯碼圖10

3.片選與讀/寫控制電路片選信號用以實現(xiàn)芯片的選擇，而讀/寫控制電路則用來控制對芯片的讀/寫操作。

4.I/O電路、其它外圍電路（如DRAM的刷新操作控制電路）、三態(tài)輸出緩沖器。

115.2隨機(jī)存儲器RAM一、靜態(tài)隨機(jī)存儲器(SRAM”StaticRAM”)

1.SRAM基本存儲電路

基本存儲單元是組成存儲器的基礎(chǔ)和核心，用于存儲一位二進(jìn)制代碼“0”或“1”。靜態(tài)RAM的基本存儲單元是六管靜態(tài)存儲電路，它是由6個MOS管子組成的RS觸發(fā)器，表示了一個靜態(tài)RAM基本存儲電路的內(nèi)部組成。這個電路具有兩個穩(wěn)定狀態(tài)，是一個雙穩(wěn)態(tài)觸發(fā)器。如下圖所示12132.SRAM的優(yōu)缺點：

優(yōu)點是：

不需要刷新電路，簡化了外部控制邏輯電路。且比動態(tài)RAM存取速度快，因而常作微機(jī)系統(tǒng)中的外部高速緩沖存儲器。

缺點是：

靜態(tài)RAM基本存儲電路MOS管較多，集成讀不高。電路中2個交叉耦合的管子總有一個處于導(dǎo)通狀態(tài)，就會持續(xù)地消耗功率，因此功耗較大。143.SRAM芯片

常用的靜態(tài)RAM芯片有2114、6116、6264、62256、62512、HM628128(128K8)、HM628512（512K8)等

Intel2114芯片是一個容量為1K4位(即10244位)的靜態(tài)RAM芯片,片內(nèi)共有4096個基本存儲電路，在10條地址線中，用A3A8

6條地址線作為行譯碼，產(chǎn)生64條行選擇線；用A0A2與A9

4條地址線作為列譯碼，產(chǎn)生16條列選擇線，而每條列選擇線控制一組4位同時進(jìn)行讀或?qū)?，從而組成了6464的存儲單元矩陣。其引腳和內(nèi)部結(jié)構(gòu)圖如下：151617二、動態(tài)隨機(jī)存儲器(DRAM"DynamicRAM")1.動態(tài)RAM的工作原理

動態(tài)RAM芯片是以MOS管柵極電容是否充有電荷來存儲信息的，其基本單元電路一般由四管、三管或單管組成，它們各有優(yōu)缺點。由于它所需要的管子較少，故可以擴(kuò)大每片存儲器芯片的容量，并且其功耗較低，所以在微機(jī)系統(tǒng)中，大多數(shù)采用動態(tài)RAM芯片。以單管為例介紹其基本存儲電路工作原理。18

單管動態(tài)存儲電路的狀態(tài)信息保存在電容C上，C上充有電荷表示信息“1”，C上無電荷表示信息“0”。

寫入時，使字(即行)選線上為高電平，Q管導(dǎo)通，待寫入的信息由位線D通過刷新放大器和Q管存入電容C。

讀出時，同樣使字選線上為高電平，Q管導(dǎo)通，則存儲在C上的信息通過Q管送到D線上，再通過放大，即可得到存儲信息；并重寫到存儲電容上。（字選線）192.動態(tài)RAM的刷新

無論那種動態(tài)RAM，都是利用電容存儲電荷的原理來保存信息的，由于電容會逐漸放電，經(jīng)過一段時間后電容上電荷會流失貽盡，信息也就丟失了。盡管每進(jìn)行一次讀/寫操作實際上是對單管動態(tài)存儲電路信息的一次增強(qiáng)，但是讀/寫操作的隨機(jī)性不可能保證在一定時間內(nèi)內(nèi)存中所有的動態(tài)RAM基本存儲單元都會有讀/寫操作。所以，對動態(tài)RAM必須定期不斷進(jìn)行讀出和寫入操作，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行定期刷新。刷新周期是隨溫度而變化的，一般為1~100ms，典型的刷新時間間隔為2ms。203.動態(tài)RAM芯片

常用的動態(tài)RAM芯片有Intel2116、41256（256K1)、4164(64K1)、21040(16M1)等,大容量的有16M16位、644位等。

以2116為例介紹芯片的結(jié)構(gòu)Intel2116是一個容量為16K1位單管動態(tài)RAM芯片,需要14條地址輸入線，但2116只有16個引腳，只用了A0A6

7條地址輸入線，數(shù)據(jù)輸入和輸出端是分開的，它們有各自的鎖存器。21A0A6地址輸入WE寫(或讀)允許CAS列地址選通VBB電源（-5V）RAS行地址選通VCC電源（+5V）DIN數(shù)據(jù)輸入VDD電源（+12V）DOUT數(shù)據(jù)輸出VSS地2223

2116(16K1位)24三、新型DRAM存儲器1．EDODRAM

EDO(ExtendedDataOut擴(kuò)展數(shù)據(jù)輸出DRAM），對DRAM的訪問模式進(jìn)行一些改進(jìn)。EDODRAM可以在輸出數(shù)據(jù)的同時進(jìn)行下一個列地址選通,縮短內(nèi)存有效訪問的時間。25三、新型DRAM存儲器

2．SDRAMSDRAM的英文全稱是“SynchronousDRAM”，翻譯成中文就是“擴(kuò)充數(shù)據(jù)輸出內(nèi)存”，采用同步的方式進(jìn)行存?。槐纫话鉊RAM和EDORAM速度都快，它已經(jīng)逐漸成為PC機(jī)的標(biāo)準(zhǔn)內(nèi)存配置。

26三、新型DRAM存儲器3．DDR（DoubleDataRate）內(nèi)存則采用數(shù)據(jù)讀寫速率作為命名標(biāo)準(zhǔn)，并且在前面加上表示其DDR代數(shù)的符號，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作頻率是333/2=166MHz，2700表示帶寬為2.7G/s。DDR的讀寫頻率從DDR200到DDR400，DDR2從DDR2-400到DDR2-800，DDR3從DDR3-800到DDR3-1666。275.3只讀存儲器ROM

ROM有兩個顯著的優(yōu)點：(1)結(jié)構(gòu)簡單，位密度比RAM高；(2)具有非易失性，所以工作可靠。ROM中的信息只能讀出，不能寫入，所以只能用在不需要經(jīng)常對信息進(jìn)行修改和寫入的地方。在計算機(jī)系統(tǒng)中，一般即有RAM模塊，也有ROM模塊。ROM中常用來存放系統(tǒng)啟動程序、監(jiān)控程序或某寫語言的編譯程序等。28一、ROM的工作原理和組成

ROM的存儲元件如左圖所示，它可以看作是一個單向?qū)ㄩ_關(guān)電路。當(dāng)字線上加有選中信號時，如果電子開關(guān)S是斷開的，位線D上將輸出信息1；如果S是接通的，則位線D經(jīng)Q接地，將輸出信息0。2930二、ROM的分類

只讀存儲器按寫入信息的方式不同可分為以下幾種，現(xiàn)分別簡要介紹。1.掩膜型ROM

掩膜型ROM中的信息是由制造廠家對芯片圖形(掩膜)進(jìn)行二次光刻而制成，用戶不能修改芯片的內(nèi)容。掩膜型ROM通常采用MOS工藝制作，其內(nèi)部存儲矩陣的結(jié)構(gòu)如前161位ROM結(jié)構(gòu)圖所示。只適用于大批量生產(chǎn)，不適用于科學(xué)研究。31

掩膜ROM引腿信號比較簡單，只有1組地址輸入引腿，1組數(shù)據(jù)輸出引腿和1個片選端，1個芯片輸出允許端。左圖表示了用2片2K8的ROM組成的1個4K8存儲模塊，圖中省略了模塊選擇譯碼器、總線驅(qū)動器和鎖存器。322.可編程的ROM（PROM）

用戶在使用前可以根據(jù)自己的需要編制ROM中的程序。這種ROM一般由二極管矩陣組成，寫入時，利用外部引腿輸入地址，對其中的二極管進(jìn)行選擇，使某一些被燒斷，其余的保持原狀，這樣就完成了編程。由于二極管燒斷后，無法再接通，所以PROM只能一次編程。編程后，不能再修改。常見的PROM有3628、3632等。333.可擦除、可編程的ROM(EPROM)

EPROM的編程方法與PROM不同。在EPROM中，信息的存儲是通過電荷分布來決定的，所以，編程過程就是一個電荷注入過程。編程結(jié)束后，盡管撤除了電源，但是，由于絕緣層的包圍，注入的電荷無法泄漏，因此，電荷分布能維持不變，即EPROM也是一種非易失性的存儲器件。

擦除方法：利用專用的紫外線燈對準(zhǔn)芯片上的石英窗口照射30分鐘左右，即可擦除原寫入的信息。

這種方法只能把存儲的信息全部擦除后再重新寫入，它不能只擦除個別單元或某幾位的信息，而且擦除的時間也很長。34EPROM芯片

常見的EPROM芯片有2716(2K8位)、2732(2K8位)

2764(8K8位)、27128(16K8位)、27256(32K8位)、27512(64K8位)等；以Intel2764為例，對EPROM的性能和工作方式作一個簡單的了解。2764EPROM芯片的容量為8K8位。如圖所示35

共有28個引腳，其中有13條地址引腿(A0-A12),8條數(shù)據(jù)引腿(D0-D7)，2個電壓輸入端VPP和Acc，1個芯片允許端CE，1個輸出允許端OE，1個編程控制端PGM，1個地端及1個引腳未用OE362.Intel2764的工作方式

信號端工作方式VccVppCEOEPGMD7D0讀方式+5V+5V低低低輸出編程方式+5V+25V高高正脈沖輸入校驗方式+5V+25V低低低輸出備用方式+5V+5V無關(guān)無關(guān)高高阻374.可用電擦除的、可編程的ROM(E2PROM)

這種存儲器解決了上述問題。當(dāng)需要改寫某存儲單元的信息時，只要讓電流通入該存儲單元，就可以將其中的信息擦除并重新寫入信息，而其余未通入電流的存儲單元的信息仍然保留。用這種方法改寫數(shù)萬次，只需要0.1s-0.6s，信息的存儲時間可達(dá)十余年之久，這給需要經(jīng)常修改程序和參數(shù)的應(yīng)用領(lǐng)域帶來極大的方便。常見的EEPROM芯片有2816、2817(2K8位)等。

385.閃爍存儲器

目前主板上的BIOS大多使用FlashMemory制造，翻譯成中文就是“閃動的存儲器”，通常把它稱作“快閃存儲器”，簡稱“閃存”。這種存儲器可以直接通過調(diào)節(jié)主板上的電壓來對BIOS進(jìn)行升級操作。常見的FlashROM芯片代表產(chǎn)品有28F系列和29系列等，如28F020、28F040、29C040等。395.4存儲器芯片與CPU的連接

本節(jié)主要解決兩個問題：一個是存儲器容量擴(kuò)充問題，即如何用容量較小、字長較短的存儲芯片，組成微機(jī)系統(tǒng)所需的存儲器。二是存儲器與CPU的連接方法與應(yīng)注意的問題。40一、存儲器芯片的擴(kuò)充1.位擴(kuò)展

用一位或4位的存儲芯片構(gòu)成8位的存儲器，可采用位并聯(lián)的方法。

在連接時，各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而將地址線、片選CS及讀/寫控制線相應(yīng)并聯(lián)在一起。例如：用8片2K1位的芯片組成容量為2K8位的存儲器。連接示意圖見圖a4142例如：用2片1K4位的芯片組成1K8位的存儲器432.字?jǐn)U展

當(dāng)擴(kuò)充容量（即字?jǐn)U展）時，采用地址串聯(lián)的方法。此擴(kuò)充方法是僅在字向擴(kuò)充，而位數(shù)不變，因此將芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號來區(qū)分各片地址，故片選信號端連接到片選譯碼器的輸出端。也就是將存儲器高位地址譯碼產(chǎn)生若干不同片選信號，對存儲器芯片進(jìn)行片選。低位地址線直接送往各芯片，以選擇片內(nèi)的某個單元。44例如：

用16K8位的存儲器芯片組成64K8位存儲器，則需要4片芯片。地址分配如下表所示。其連接線路如下圖所示。A15A14A13

A0容量芯片號00…16K第1芯片01…16K第2芯片10…16K第3芯片11…16K第4芯片45463.字、位同時擴(kuò)展

當(dāng)存儲器芯片的字?jǐn)?shù)和位數(shù)都不能滿足系統(tǒng)存儲要求時，需要進(jìn)行字和位同時擴(kuò)展。

方法一般是先進(jìn)行位擴(kuò)展，構(gòu)成字長滿足要求的芯片組，然后再用若干個這樣的芯片組進(jìn)行字?jǐn)U展，使總?cè)萘繚M足要求。圖示是用2114（1K4位）芯片組成2K8存儲器的擴(kuò)展連接圖。47M/IO兩組存儲器的地址分配：

第一組A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h0000,0011,1111,111103FFh

第二組A15A14……A10A9A8A7……A0

0000,0100,0000,00000400h0000,0111,1111,111107FFh48二、存儲器與CPU的連接1．存儲器與CPU連接時要考慮的問題

存儲器與CPU連接時，原則上可以將存儲器的地址線、數(shù)據(jù)線與控制信號線分別接到CPU的地址總線、數(shù)據(jù)總線和控制總線上去。但是在實際應(yīng)用中，有一些問題必須加以考慮。（1）CPU總線的負(fù)載能力

通常CPU外部總線的負(fù)載能力是1個TTL器件或20個MOS器件，當(dāng)總線上掛接的器件數(shù)量超過時，就應(yīng)增加總線的驅(qū)動能力；通常采用加緩沖器或總線驅(qū)動器方法來實現(xiàn)。49（2）各種信號線的配合與連接

通常，由于CPU的各種信號要求與存儲器的各種信號要求有所不同，往往要配合以必要的輔助電路。

數(shù)據(jù)線：數(shù)據(jù)傳送一般是雙向的。存儲器芯片的數(shù)據(jù)線有輸入輸出共用的（如2114靜態(tài)RAM）和分開的（2116動態(tài)RAM）兩種結(jié)構(gòu)。對于共用的數(shù)據(jù)線，由于芯片內(nèi)部有三態(tài)驅(qū)動器，故它可以直接與CPU數(shù)據(jù)總線連接。而輸入線與輸出線分開的芯片，則要外加三態(tài)門，才能與CPU數(shù)據(jù)總線連接，如圖所示。50

地址線：存儲器的地址線一般可以直接接到CPU的地址總線。而大容量的動態(tài)RAM，為了減少引線數(shù)目，往往采用分時輸入的方式，這時，需在CPU與存儲器芯片之間加上多路轉(zhuǎn)換開關(guān)，用CAS與RAS分別將地址的高位與低位送入存儲器?？刂凭€：CPU通過控制線送出命令，以控制存儲器的讀寫操作，以及送出片選信號、定時信號等。51

CPU在取指和執(zhí)行存儲器讀寫操作時，其時序是固定的，由此來選擇存儲器存取速度。對速度較慢的存儲器，需要增加等待周期Tw，以滿足快速CPU要求。（4）存儲器的地址分配和片選信號的產(chǎn)生（譯碼電路）內(nèi)存包括RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶區(qū)，這就需要對存儲器地址進(jìn)行合理的分配。此外，由于目前生產(chǎn)的存儲器芯片，其單片存儲容量有限，需要若干片存儲器芯片才能組成一個存儲器，故要求正確解決芯片的片選信號。（3）CPU的時序與存儲器的存取速度之間的匹配52

微機(jī)存儲器系統(tǒng)中實現(xiàn)片選的控制方式有3種：全譯碼方式、部分譯碼方式和線選方式。

(1)全譯碼方式

全譯碼方式的存儲器譯碼電路中，地址總線的全部高位地址線均參與片選譯碼控制，這樣，存儲器中任一存儲單元都有唯一的確定地址。2．存儲器的片選譯碼方法53例如：用4片62512(64K8)組成256K8位存儲器（即128K字）。由于高位地址總線A17—A19全部參與譯碼，產(chǎn)生各存儲器芯片的片選控制信號，這種片選控制就是全譯碼方式。5455(2)部分譯碼方式

部分譯碼方式的存儲器譯碼電路中，地址總線的某幾位（不是全部）高位地址總線經(jīng)過譯碼作為片選控制，此時存儲器系統(tǒng)中每個存儲單元都會對應(yīng)多個存儲地址，即出現(xiàn)地址重疊的現(xiàn)象。