參考案例教案

第1、2 邏輯代數(shù)基C在下列不同進(jìn)制的數(shù)中，數(shù)值最大的數(shù)是 A.510 B101012 C.3E16 ）8421BCD碼Y(A,B,C,D)=∑m(0,2,4,5,6,8,9)+已知FABCCD選出下列可以肯定使F=0的情況 5、以下是8421BCD碼的是 A、1010B、0101C、1100D、6、欲對全班 A、 D、7、邏輯函數(shù)F(A,B,C)=AB+BC+AC的最小項標(biāo)準(zhǔn)式為 A、 C、F(A,B,C)=∑m D、FAABCDABCBC若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（已知邏輯函數(shù)A+B=A+C，AB=AC，第3 門電。 TTLIOH0.4mA，IOL10mA，VOH3.6V，VOL0.3V。

F1 F2A

F3AB三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。 TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。 第4 組合邏輯電一個4選1的數(shù)據(jù)選擇器，應(yīng)具 個地址輸入 個數(shù)據(jù)輸入端 一個十六選一的數(shù)據(jù)選擇器，其地址（選擇控制）輸入端有 ）個A、 B、2C、 D、若在編中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為 ）位 5.101鍵盤的編輸出 ）位二進(jìn)制代碼 （判斷題）二進(jìn)制譯相當(dāng)于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路( 現(xiàn)有三臺用電設(shè)備，每臺功率為l0KW。由兩臺發(fā)電機供電，其中一臺功率大于10KW，另一臺大于20KW。三臺設(shè)備至少有一臺在工作，也可能兩臺或三臺同用ROM第5 觸發(fā)右圖為TTL電路，觸發(fā)器的初始狀 Q2Q1=00。要4CP作用下Q1、Q2，C由負(fù)邊沿JKCP、AQAQB的波形。設(shè)QA的初始狀態(tài)為0。第6 時序邏輯電實現(xiàn)有20個狀態(tài)的同步時序電路最少需用 五位扭環(huán)形計數(shù)器的時鐘頻率為10KHz，其輸出頻率為 A．50 B．100 D.JKJK12CP脈沖作后，Q端的狀態(tài)為0，可以推出該觸發(fā)器Q端的最初狀態(tài)是（）A． Q=0或Q=1都可 D.不在移位寄存器中采用并行輸出比串行輸出 AB、慢C、一樣快D、不確.用觸發(fā)器設(shè)計一個24進(jìn)制的計數(shù)器，至少需要( 序電路。（）試用 觸發(fā)器設(shè)計一個各相頻率相同的三相脈沖發(fā)生器，三相脈沖Ql、Q2、時序電路如圖所示，三個觸發(fā)器的K端狀態(tài)均為?1?試分析其功能設(shè)初態(tài)第10 脈沖波形的產(chǎn)生和整 進(jìn)入（）態(tài)。試用圖555定時器為元件構(gòu)成一個鑒幅器，實現(xiàn)圖3.1所示的功能。已知電源電壓為7V，畫出電路的接線圖，并標(biāo)明有關(guān)的參數(shù)，視需要可添加其它元4462370??低1低11高1高圖第七 半導(dǎo)體碼，則EPROM的容量應(yīng) 上題中。若選擇2564的EPROM，則需 片一個容量為8K1的EPROM地址輸入端的個數(shù)是 說明ROM與RAM的異同點。*9 第11 DAC和 設(shè)四位D/A轉(zhuǎn)換器的滿量程電壓為30V，則輸入的數(shù)字量為1010時的模擬 B. C．15 20 B．10 C．40 D．3010位雙積分型ADC,設(shè)時鐘周期為5uS，則完成一次轉(zhuǎn)換的時間最長需要 分析下圖所示的電路，其中，741614態(tài)為Q3Q2Q