有源器件研究

有源電路基本原理MIXER單柵場效應晶體管混頻器

式中：

場效應管的跨導：

平衡式場效應晶體管混頻器原理圖雙場效應晶體管串聯(lián)電路原理圖單端混頻器信號與本振通過定向耦合器加到場效應晶體管柵極時，將引入信號損失，要求加大本振功率。其改進可通過兩種方法：平衡式混頻電路兩個場效應晶體管串聯(lián)電路3dB定向耦合器可使本振引入噪聲抵消可輸入較低的本振電平，并免去功率混合電路設計考慮：RF與LO端口的設計偏置為使變頻跨導達到最大，外加直流偏置為輸出回路篩選中頻阻抗變換中頻陷波本振注入柵極注入源極注入柵極電阻使柵極直流電位為0，源極電阻上的直流壓降作為柵極負偏壓雙柵場效應晶體管混頻器雙柵場效應晶體管結構示意圖雙柵場效應晶體管等效電路圖柵寬相同，柵長不同，對應的溝道厚度不同，溝道中摻雜的濃度也不同。與溝道厚度相同的兩個柵相比，可獲得更大的功率增益

雙柵場效應晶體管混頻器可以看做一個共源放大器（FET1）與共源調(diào)制器（FET2）級聯(lián)，在第一柵加小信號，第二柵加大信號本振雙柵場效應晶體管混頻器原理框圖

AnF-bandFundamentalMixerUsing75-nmInPHEMTsforPreciseSpectrumAnalysisProceedingsofthe8thEuropeanMicrowaveIntegratedCircuitsConferenceGateRFLODrainLORFmodeDrain-LO-injectionResistiveCL（dB）36.5F(3dB)21GHz>30GHzresistivemixer，作用為阻性混頻器，具有低的調(diào)制失真以及當LO功率較低時變頻損耗較低drain-LOinjectionmixer，由于射頻信號被FET放大后，具有有低的變頻損耗為了實現(xiàn)較寬帶寬的混頻器的核心部件是連接在漏極的同向雙工器，隔離LO/RF與IF信號。該雙工器包含低通與高通濾波器。不采用諧波混頻的原因：1、端口隔離度2、由于大的變頻損耗導致動態(tài)范圍不夠，因此致使噪聲偏大本文基波混頻的實現(xiàn)難點：在變頻損耗較低的情況下實現(xiàn)大的帶寬。模塊封裝采用E面探針的形式實現(xiàn)波導到微信信號的過渡。信號一邊從介質(zhì)板上面饋入，一邊從介質(zhì)板下面饋入。通過這種方法使波導法蘭盤的影響降到最低，并且不需要將波導進行彎曲，減小了微帶線的長度，降低了損耗。封裝完之后drain-LO-injection的測試結果顯示，變頻損耗惡化到6.5dB，帶寬縮窄為18GHz?？赡艿脑颍海?）波導-微帶過渡的損耗（2）中頻電路以及鍵合線的損耗AW-BandSingle-EndedDownconversion/UpconversionGateMixerinInPHEMTTechnology本振信號通過柵極進入HEMT器件，控制跨導，實現(xiàn)混頻。單端混頻的優(yōu)點是可以改變本振與射頻的輸入端口，以實現(xiàn)柵極混頻與漏極混頻模式。下變頻上變頻A210GHz,Sub-harmonically-PumpedActiveFETMixerMMICforRadarImagingApplications100nmgatelengthmHEMTprocessEmployadual-gatetopologyFET混頻與傳統(tǒng)二極管混頻相比的優(yōu)點：有源混頻具有低變頻損耗，低噪聲系數(shù)以及低本振功率。在毫米波頻段，可以減小對前端低噪聲放大器的增益需求，因而成為研究熱點。通過在片集成技術，將有源混頻器與具有其它功能的電路集成，形成具有多功能的單片接收機。FET混頻器可以工作于室溫條件下，使得尺寸與成本都降低。相對簡單的設計流程。FET混頻器可以在傳統(tǒng)的非線性晶體管的模型下進行設計，并且可以采用像HB分析方法一樣的快速電路仿真方法。

在雙柵結構與共源放大之間的λ/4線對于LO信號是short-to-open，對于射頻信號是short-to-short。T3isoperatingunderclassAconditionswhenT2isconducting.T2偏置狀態(tài)類似于B類放大器，因此RF信號只有在T2導通的情況下才能到達輸出端與LO信號進行混頻雙柵結構的輸出電阻很高，將會使匹配變得復雜以及帶寬變窄。采用一個共源的放大器，使得高阻抗變?yōu)檩^低的阻抗，付出的代價是信號小的衰減。Employadual-gatetopologythemixerconsumes36mWofDCpower(24mAdraincurrent)10dBmLOpower3dB帶寬：188-210GHzIF帶寬：2GHzConversiongainversusLOpower.ConversiongainversusRFfrequencyConversiongainversusIFfrequencyAG-band(140-220GHz)MicrostripMMICMixeroperatinginbothResistiveandDrain-PumpedMode0.1umGaAsmHEMTtechnology這兩種混頻器的不同之處在于偏置電壓的不同，以及LO與RF信號的輸入端口不同中頻信號通過四分之一波長的開路短截線濾波器提取出來，并用于匹配。

傳統(tǒng)的FET混頻器的設計，柵極的偏置電壓應該是截斷電壓，漏極零偏壓。然而，高頻的阻性混頻器，柵極偏壓一般選擇在當源漏電壓較低時跨導最大的點，這樣是為了降低對本振功率的要求。如果本振電壓越大，器件的偏置電壓越靠近截斷電壓。阻性混頻的主要優(yōu)勢是極好的線性、極好的性能以及直流損耗為零。然而，由于漏極偏置電壓為0，所以阻性混頻具有變頻損耗，不具有變頻增益。漏極混頻（DrainMixer），F(xiàn)ET的偏置點位于直流I-V特性曲線的“曲膝點”處。本振信號加到漏極，控制源漏電導與跨導。射頻信號加到柵極，當漏極沒有LO信號的時候FET作為一個共源的放大器。DM可以有變頻增益以及一個不錯的噪聲系數(shù)，但是當信號比較大的時候可能有潛在的不穩(wěn)定性

一個錐形的CPW——微帶線的過渡結構可以提供一個良好的信號過渡，但是占據(jù)較大的面積F(IF)=1GHz整個射頻頻段內(nèi)，DM模式比RM模式變頻損耗優(yōu)約3dB為了在DM模式下獲得變頻增益，I-V曲線的“膝點”處變化劇烈，理想情況是90°；較大的gds將會嚴重降低變頻增益?？偨Y：為了研制具有低噪聲系數(shù)、變頻損耗低甚至有變頻增益的有源混頻器，有以下幾個問題：性能優(yōu)良的信號模型與噪聲模型合適的偏置電路及電路拓撲結構匹配結構的設計下一步研究計劃：D波段混頻器中心頻率：140GHz帶寬：10%變頻損耗：≤7dBMultiplier場效應晶體管倍頻器

理想FET倍頻電路圖FET柵極偏壓的削波A類倍頻工作機理

B類倍頻工作機理

AB類倍頻器工作原理

理想FET倍頻器中的電流與電壓波形

n≥1時n=0時

多諧波Load-pull仿真設置。終端代表反射系數(shù)該方法的目標是量化不同的諧波終端對倍頻器性能的影響。影響確定之后，輸入輸出網(wǎng)絡的線性優(yōu)化目標的權重就可以知道

輸入端的基波以及輸出端所需要的頻率信號匹配要依據(jù)大信號模型進行共軛匹配同無源倍頻相比，有源倍頻器有高輸入輸出隔離。非常適合于制作集成電路的本振與放大器?；旧纤械谋额l器的設計都是基于單端共源的拓撲結構。所有FET非線性的源都是基于跨導的非線性進行設計的。為了實現(xiàn)最好的性能，提出了一種最優(yōu)的諧波控件仿真的方法。G-BandMetamorphicHEMT-BasedFrequencyMultipliersIEEETRANSACTIONSONMICROWAVETHEORYANDTECHNIQUES柵長100nm的140GHz三倍頻器，輸入9dBm時，最大變頻增益-11dB；柵長50nm的110-220GHz二倍頻器，輸入2.5dBm時，變頻增益-7dB。Schematiccircuitdiagramofthe110–220-GHzdoubler230umMHEMT偏置電壓選在夾斷電壓附近，為了產(chǎn)生含有較高二次諧波分量的漏電流輸出端兩段平行的四分之一波長的開路傳輸線是為了反射基波頻率。采用雙短截線比單短截線增加了帶寬。輸入端基于低通拓撲的線性網(wǎng)絡在基波匹配與二次諧波反射之間做了一個折中Thedcpowerconsumptionisalsoquitelow(from6to14mWforinputpowerlevelsfrom1to4dBm)Schematiccircuitdiagramofthe140-GHztripler.445umFETcell晶體管處于AB類的狀態(tài)下的時候，獲得最大的三次諧波的變頻增益在設計奇次諧波的倍頻器的時候，不可能在輸出端采用一段四分之一波長短截線實現(xiàn)對基波的反射，因為該端截線也會減弱倍頻出來三次諧波。本文采用分路電容（shuntcapacitor）代替短截線的方式來實現(xiàn)對基波的反射。在設計的時候，對于基波輸入端的匹配要比輸出端的三次諧波的匹配重要maximumdcpowerconsumptionof40mWProceedingsofthe10thEuropeanMicrowaveIntegratedCircuitsConference

A150to220GHzBalancedDoublerMMICUsinga50nmMetamorphicHEMTTechnology50nmmHEMTtechnology輸入端包括一個Marchand巴倫，將輸入信號等分為兩路有180°相位差的信號gatewidth2*30μmclassBDoublerMMICleft,andmixerMMICright,mountedonasiliconsubstratewithinterconnectingbondwires.IFfrequencyof1GHz255to330GHzActiveFrequencyTripIerMMIC35nmgate-length基于一個單端的A類FET放大器的偏置條件，以及一個高功率輸入信號進入飽和狀態(tài)

一個LC（LC1）共振電路抑制基波與二次諧波，I2與I3將負阻（R）對于三次諧波來說是開路，輸出端的Cout、I4以及I5提供阻抗匹配以及抑制不需要的諧波LC1濾波網(wǎng)絡代替高損耗的耦合器，采用傳輸線形式的電感在電路的輸入端一個新的小型的電路結構代替?zhèn)鹘y(tǒng)的匹配網(wǎng)絡。雖然芯片的面積與之前相同，但是經(jīng)過變化之后使得輸出功率更高。12HPF：抑制輸出端的二次諧波MiniaturizedUltra-BroadbandG-BandFrequencyDoublerMMICProceedingsofthe7thEuropeanMicrowaveIntegratedCircuitsConferenceasingle4-fingerdevice35nmgate-length為了節(jié)省芯片的面積，采用一種緊湊的、平衡FET拓撲結構，該結構通過將共源共柵倍頻器集成在一個4柵指的器件里，而不需要耦合器。平衡拓撲結構使得其工作帶寬遠遠超過單個有源器件的帶寬，并且在輸入端減少了匹配電路的需求。平衡耦合器的構成：B類狀態(tài)下偏置共源放大器結構的180°移相器共柵結構的輸出結構兩個共柵與兩個共源的FET對稱合成一個四指的FET結構總結：為了研制具有轉換效率高、輸出功率大的有源倍頻器，有以下幾個問題：性能優(yōu)良的大信號模型合適的偏置電路及電路拓撲結構匹配結構的設計下一步研究計劃：D波段倍頻器中心頻率：140GHz帶寬：10%輸出功率：≥0dBmLNAA155-GHzMonolithicLow-NoiseAmplifierIEEETRANSACTIONSONMICROWAVETHEORYANDTECHNIQUESfour-finger30-um-device每一級采用一個四柵指30um的pHEMT器件，該器件柵極阻抗及柵漏電容低，從而在該頻段具有較高的器件增益匹配電路設計采用一種類似于低通的電路設計。選擇這種簡單的匹配結構，減小了在電路分析與電路模型方面的不確定性，降低了設計風險邊緣耦合線用來隔直流，扇形短截線用來隔交流。偏置一端的分路RC（ShuntRC）網(wǎng)絡用來保持放大器的穩(wěn)定性Thetotaldcpowerconsumptionisonly35mWMetamorphicHEMTMMICsandModulesforUseinaHigh-Bandwidth210GHzRadarIEEEJOURNALOFSOLID-STATECIRCUITS0.05umHEMTtechnologySchematicdiagramofasingle210GHzcommon-sourcelow-noiseamplifierstage.為了防止低頻的振蕩，在偏置網(wǎng)絡采用了低阻抗的薄膜微帶線（TFMS）gatewidth=2×10umTheTFMSlinesconsistofthesameSiNlayer,whichisusedasthedielectricfortheMIMcapacitors.MetamorphicH-BandLow-NoiseAmplifierMMICs70-nmgatelengthComparedtoInPsubstrates,metamorphicHEMTtechnologyonGaAssubstratesislessexpensive,takingadvantageofthehighcrystalquality,greatermechanicalstrength,andthelargesizeofGaAswafersofupto6inches.ABTL：airbridgetypetransmissionlines

transistorshaveagatewidthof2x10ptm.ABTL：插入損耗與回波損耗的仿真與測試之間存在很好的一致性，作者推測在220GHz，ABTL大約有3.2dB/mm的插入損耗。鑒于在H波段線長急劇減小，因此線損變得不是很重要。四級70nm柵長的CBCPWLNA在217-245GHz之間有大于12dB的增益；四級ABTLLNA在216-238GHz之間有大于18dB的增益。Chipphotographoffour-stage245GHzCBCPWSimulatedandmeasuredS-parametersofthefour-stage245GHzCBCPWlow-noiseamplifiercircuit.On-wafermeasuredS-parametersoffour-stage235GHzABTLlow-noiseamplifiercircuit.ScalingofInPHEMTCascodeIntegratedCircuitstoTHzFrequenciesSchematicdiagramofasinglecascodeamplifierstage.該放大器共級，每級包括一個共源及共柵晶體管。共源共柵設計的關鍵部分是保證共柵晶體管的穩(wěn)定性。通過在共柵晶體管柵極串聯(lián)電阻以及增加旁路電容pertransistor20umareused芯片與盒體過渡部分采用集成在芯片上的偶極子傳輸線形式。在電路密集部分，通過稠密的打孔方式來抑制基板模式，目前，在片測試對于電路設計打孔密度尚無詳細的問題。但是，在單片集成電路設計方面，打孔是非常重要的因素?？妆仨氹S電磁場傳播方向串聯(lián)，以抑制能量被介質(zhì)板損失掉。從測試與仿真的結果對比總看出，二者存在較大差異，究其原因為：共柵模型是一個近似的模型晶體管模型是基于50nm的工藝，而制作30nm柵長，導致加工誤差過大S參數(shù)是基于先前的最小噪聲系數(shù)條件下測量的，與該設計的大增益偏置點不同總結：為了研制具有低噪聲系數(shù)的低噪聲放大器，有以下幾個問題：性能優(yōu)良的小信號模型與噪聲模型合適的偏置電路及電路拓撲結構匹配結構的設計下一步研究計劃：D波段低噪聲放大器中心頻率：140GHz帶寬：10%噪聲系數(shù)：≤7dB220GHz低噪聲放大器中心頻率：220GHz帶寬：5%噪聲系數(shù)：≤10dBPAA200GHzMonolithicIntegratedPowerAmplifierinMetamorphicHEMTTechnologyIEEEMICROWAVEANDWIRELESSCOMPONENTSLETTERS柵長100nm采用mHEMT的主要優(yōu)勢在于GaAs晶元的成本、質(zhì)量以及晶元的易于操作；其劣勢為導熱系數(shù)差以及附加的增長效應。采用了三級級聯(lián)的拓撲結構，第一、二、三級分別采用了一個、兩個、四個共源的晶體管形式。每個晶體管采用4柵指，每柵指寬10um。為了得到最大的輸出功率選擇最大尺寸的晶體管，同時保持合理的小信號增益。在晶體管之前與之后的功分與合成網(wǎng)絡同時作為每級輸入與輸出的阻抗匹配網(wǎng)絡。阻抗匹配網(wǎng)絡的設計原則是實現(xiàn)最大增益的輸出。通過對大信號模型Load-pull的仿真表明，為了進一步改善輸出功率可以通過選擇合適的負載阻抗以實現(xiàn)最大輸出功率。為了抑制奇次模以及保證平衡放大器的穩(wěn)定性，在晶體管柵極與漏極采用分路電阻（ShuntResistors）通過功分與合成網(wǎng)絡來為柵極與漏極供電在該頻段內(nèi)，每一級的功分與合成網(wǎng)絡有1.2dB的損耗，在輸出端有四個晶體管，有3.6dB的損耗，相對于一個晶體管來說提高了輸出功率。Thisispaidforbyareducedefficiency,sincetheDCpowerconsumptionscaleslinearlywiththenumberofparalleltransistors.DevelopmentofSub-Millimeter-WavePowerAmplifiersIEEETRANSACTIONSONMICROWAVETHEORYANDTECHNIQUES放大器采用三級級聯(lián)的結構每個器件是兩柵指，每柵指10um，輸出端總的器件尺寸是82um為了縮小尺寸及減小導體損耗，每一級的1:2與4:1的功分及合成網(wǎng)絡也作為偏置與屁屁額網(wǎng)絡為了縮減芯片的尺寸與封裝的需求，所有晶體管的的柵極與漏極采用相同的供電端口進行供電。Thisisessentialbecausethechipwilleventuallybeplacedinacavitywhichmustbekeptbelowcutoff.Notethatnoresistorsareusedinthedrainbiasingnetwork.Additionally,thevaluesoftheon-chipgateresistorsarekeptlow(200)toavoidvoltagedropsonthegatelinesunderdriveconditionsand,therefore,introduceunequalbiasing.每個器件的柵極有一個由分路電感（ShuntInductive）和MIM電容構成的的高通濾波匹配網(wǎng)路。為了實現(xiàn)級間匹配最優(yōu)，功分網(wǎng)絡電長度盡量短。同仿真相比，頻率偏移了30GHz，不知道是器件模型的原因還是加工誤差還是在高頻段電路模型存在其他的挑戰(zhàn)。在高頻段無源部分的損耗必須要進行考慮，與設計長度相當?shù)碾娐?0歐姆的CPW傳輸線有2dB的損耗。在放大器設計的時候，前級一般采用尺寸較小的器件，輸出級一般采用的器件尺寸較大。這樣可以減小直流的功率消耗，同時可以提高輸出功率。功率合成網(wǎng)絡的性能，對于輸出功率的提高是十分重要的MeasuredandmodeledS-parametersfor60umperiphery,single-stageamplifierusingatwo-fingerdevicewith30-umfingersMeasuredandmodeledS-parametersfor80umperiphery,single-stageamplifierusinga