第七章 邏輯集成門

第七章集成邏輯門主講人：王長清1第七章集成邏輯門7.1概述7.2分離元件門電路7.3TTL集成門電路7.4其它類型的TTL門電路2門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們所講過的基本邏輯關(guān)系相對(duì)應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低點(diǎn)平代表0，即所謂的正邏輯系統(tǒng)。7.1概述310ViVoKVccR只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替4R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關(guān)特性：5二極管與門FD1D2AB+12V設(shè)二極管的飽和壓降為0.3伏。7.2分立元件門電路

6二極管或門FD1D2AB-12V7R1DR2AF+12V+3V三極管非門嵌位二極管（三極管的飽和壓降假設(shè)為0.3付）8R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門91.體積大、工作不可靠。2.需要不同電源。3.各種門的輸入、輸出電平不匹配。分立元件門電路的缺點(diǎn)107.3.1TTL與非門的基本原理與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路等。7.3TTL集成門電路11TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC12（1）任一輸入為低電平（0.3V）時(shí)“0”1V不足以讓T2、T5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC13+5VFR4R2R13kR5T3T4T1b1c1ABC“0”1Vuouo=5-uR2-ube3-ube43.4V高電平！14（2）輸入全為高電平（3.4V）時(shí)“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC15+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V16（1）電壓傳輸特性7.3.2TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiu017u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平181.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認(rèn)為合格。典型值UOH=3.4VUOL

0.3V。2.閾值電壓UTui<UT時(shí)，認(rèn)為ui是低電平。ui>UT時(shí)，認(rèn)為ui是高電平。UT=1.4V19（2）輸入、輸出負(fù)載特性&&？前后級(jí)之間電流的聯(lián)系20R1T1+5V前級(jí)輸出為高電平時(shí)前級(jí)后級(jí)反偏前級(jí)流出電流IOH（拉電流）+5VR4R2R5T3T421前級(jí)輸出為低電平時(shí)R1T1+5V前級(jí)后級(jí)流入前級(jí)的電流IOL

約1.4mA(灌電流)+5VR2R13kT2R3T1T5b1c122灌電流的計(jì)算飽和23關(guān)于電流的技術(shù)參數(shù)24扇出系數(shù)與門電路輸出驅(qū)動(dòng)同類門的個(gè)數(shù)+5VR4R2R5T3T4T1前級(jí)T1T1IiH1IiH3IiH2IOH前級(jí)輸出為高電平時(shí)例如：25+5VR2R13kT2R3T1T5b1c1前級(jí)IOLIiL1IiL2IiL3前級(jí)輸出為低電平時(shí)26輸出低電平時(shí)，流入前級(jí)的電流（灌電流）：輸出高電平時(shí)，前級(jí)流出的電流（拉電流）：一般與非門的扇出系數(shù)為10。由于IOL、IOH的限制，每個(gè)門電路輸出端所帶門電路的個(gè)數(shù)，稱為扇出系數(shù)。27輸入端通過電阻R接地的情況Rui輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC28R較小時(shí)R較小時(shí)，ui<UT

相當(dāng)輸入低電平，所以輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC29R增大RuiuiUT時(shí)，輸入變高，輸出變低電平。R臨界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC301.懸空的輸入端相當(dāng)于接高電平。2.為了防止干擾，可將懸空的輸入端接高電平。說明31平均傳輸時(shí)間tuiotuoo50%50%tpd1tpd2平均傳輸時(shí)間327.4.1集電極開路的與非門（OC門）集電極懸空無T3,T4+5VFR2R13kT2R3T1T5b1c1ABCT3T47.4其它類型的TTL門電路33&符號(hào)！34應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC35（1）

OC門可以實(shí)現(xiàn)“線與”功能&&&UCCF1F2F3FF=F1F2F3RL輸出級(jí)UCCRLT5T5T5F36F=F1F2F3?任一導(dǎo)通F=0UCCRLF1F2F3F37全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F38（2）負(fù)載電阻RL和電源UCC可以根據(jù)情況選擇&J+30V220VJ如RL用繼電器線圈（J）替代，可以實(shí)現(xiàn)對(duì)其它電路的控制。397.4.2三態(tài)門E---控制端+5VFR4R2R1T2R5R3T3T4T1T5ABDE4001截止+5VFR4R2R1T2R5R3T3T