第九講-第四章 組合邏輯電路3

第四章組合邏輯電路的分析與設計04一、組合電路的分析已知電路圖描述電路基本功能基本思想：1.由給定的邏輯圖寫出邏輯關系表達式。分析方法與步驟2.對邏輯表達式進行必要的化簡。3.列出輸入輸出真值表并得出電路功能的結論。電路結構輸入輸出之間的邏輯關系電路功能描述0528任務要求最簡單的邏輯電路基本思想：二、組合電路的設計1.指定實際問題的邏輯符號與含義，列出真值表，根據(jù)真值表寫出表達式。2.用邏輯代數(shù)或卡諾圖對邏輯表達式進行化簡。3.畫出邏輯電路圖。設計步驟：2941三、中規(guī)模集成（MSI）組合電路常用MSI組合邏輯器件：☆

編碼器☆譯碼器☆數(shù)據(jù)選擇器（MUX）☆

數(shù)據(jù)分配器☆

數(shù)碼比較器☆

加法器減法器42一、譯碼器譯碼是將某個二進制編碼翻譯成電路的某種狀態(tài)，是將輸入的某個二進制編碼與電路輸出的某種狀態(tài)相對應?！?/p>

二進制譯碼器☆

二-十進制譯碼器☆

顯示譯碼器分類：43（1）二進制譯碼器將n個輸入的組合碼譯成2n種電路狀態(tài)。也叫n---2n譯碼器。譯碼器的輸入：一組二進制代碼譯碼器的輸出：一組高低電平信號44452-4

譯碼器3-8

譯碼器常用二進制譯碼器舉例74LS1392-4譯碼器的功能表注意：譯碼器功能表要牢記47⑴⑵

2片138(3/8)4/16譯碼器（也可擴成5/32、6/64譯碼器）4/16譯碼器輸入端:4個,A3～A0輸出端:16個,Y0～Y15A3=0時,⑴片工作如A3～A0=0011→Y3=0A3=1時,⑵片工作如A3～A0=1011→Y11=0①擴展應用：Y3Y1100111011

0000000～1180H～83H10000100～1184H～87H100010∶88H～8BH100011∶8CH～8FH

00100∶90H～93H10010194H～97H0011098H～9BH1001119CH～9FH地址線信號線口地址輸出數(shù)據(jù)總線就U0～U7片選而言,A1A0可取任意值。②地址分配③構成數(shù)據(jù)分配器

STA=1，STBSTC

作數(shù)據(jù)輸入端D。

隨著A2A1A0的變化，可將數(shù)據(jù)D分配給Y0…

Y7。得到受3位地址控制的1線/8線數(shù)據(jù)分配器。說明：當D＝0時，138工作，根據(jù)A2A1A0的不同組合，在相應輸出端得到數(shù)據(jù)0。當D＝1時，138禁止工作，輸出端全為1，相當把數(shù)據(jù)1送到了輸出端。依據(jù)函數(shù)可展成標準與或式，即部分最小項之和。譯碼器是最小項輸出器，能產(chǎn)生全部最小項。舉例：用74LS138實現(xiàn)一位全加器。

④實現(xiàn)邏輯函數(shù)方法把對應函數(shù)所含最小項的譯碼器的輸出，

相與非（低電平輸出）或者相或（高電平輸出）即可得到相應的邏輯函數(shù)。說明：①視譯碼輸出高譯中/低譯中不同而選擇不同的門（低→與非門；高→或門）；

②譯碼器變量少時，可先擴展后再級聯(lián)。（2）二-十進制譯碼器（BCD譯碼器）51將輸入的一位BCD碼（四位二進制數(shù)）譯成10種不同的電路狀態(tài)。BCD譯碼器BCD

碼74LS42功能表ABCD000001111111110001101111111100101101111111∶∶∶∶1001111111111010101111111111

∶∶

11111111111111

①特點：無選通輸入輸出低有效全譯碼電路如用4片4/10譯碼器和1片2/4譯碼器5/32譯碼器分析：因74LS42無選通輸入，當不使用Y8、Y9作為輸出端時，輸入高位A3可兼做使能端用，這樣4/10譯碼器3/8譯碼器。②擴展應用④①②③0101230123012301230123④①②③0101230123012301230123說明：A4A3＝00時:①片工作,A2A1A0＝000～111時,Y0～Y7有低輸出.

其余輸出Y8～Y31均為高.A4A3＝01時:②片工作,A2A1A0＝000～111時,Y8～Y15有低輸出.A4A3＝10時:③片工作,A2A1A0＝000～111時,Y16～Y23有低輸出.A4A3＝11時:④片工作,A2A1A0＝000～111時,Y24～Y31有低輸出.（3）顯示譯碼器二-十進制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。52abcdefg53顯示器件：常用的是七段數(shù)碼顯示管abcdefg+5V共陽共陰顯示器件：七段數(shù)碼顯示管顯示

abcdefg01111110

10110000

21101101abcdfge54顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端557功能表（簡表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型完整的功能表請參考相關的芯片手冊。5674LS49與七段顯示器件的連接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集電極開路，必須接上拉電阻74LS4957作業(yè)4-124-134-16二、數(shù)據(jù)選擇器（MUX）從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多擲開關。選擇哪一路信號由相應的一組控制信號控制。58594選1MUX常用數(shù)據(jù)選擇器舉例

D0D1D2D38選1MUX

D0D1D2D3

D4D5D6D7集成電路74LS153使能端604選1MUX的性質(zhì)（真值表）4選1MUX的性質(zhì)（函數(shù)式）614選1MUX的性質(zhì)（K圖）功能表62A0A10101Y～集成電路74LS151638選1MUX的性質(zhì)（真值簡表）8選1MUX的性質(zhì)（函數(shù)式）648選1MUX的性質(zhì)（K圖）65A0A2A10001111001Y8選1MUX

D0D1D2D3

D4D5D6D7用兩片74LS151構成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=0D0D7=1D0D7用兩片74LS151構成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D15一位：8選174LS15116選174LS150

二位：雙4選174LS153

四位：四2選174LS157、74LS158集成數(shù)據(jù)選擇器以74LS151為例：F實際管腳號功能表特點：①選擇輸入A2A1A0，數(shù)據(jù)輸入D7…D0

②使能輸入EN低有效

③互補輸出×××010000D0/D00001D1/D10010D2/D20011D3/D30100D4/D40101D5/D50110D6/D60111D7/D7反相輸出的另一種表示方法。F①2片8選1→16選1應用A3=0:⑴片工作，

D0～D7可能被選中。A3=1:⑵片工作，

D8～D15可能被選中。（1）擴展應用≥1A0A1A2A3

1D0

D7D8D15⑵⑴F輸入:地址4位:A3～A0。數(shù)據(jù)：D0～D15輸出：F利用使能端進行擴展例：雙4選1→8選1輸入:地址3位:A2～A0。數(shù)據(jù)：D0～D7如:A2A1A0＝101,F1＝D1、F2＝D5由A2=1,使F=F2=D5，余類推。F1F2D4D5D6D7D0D1D2D310②無使能端時，輸出進行再選擇。③實現(xiàn)數(shù)據(jù)的并串轉換I、并行數(shù)據(jù)送到D0～D7。II、地址發(fā)生器輸出從000～111，

周而復始。III、F輸出從D0～D7變化，得到串行信號。對應函數(shù)所含的mi

項,使數(shù)據(jù)選擇器的Di=1;對應函數(shù)所不含的mj

項,使數(shù)據(jù)選擇器的Dj=0，則數(shù)據(jù)選擇器的輸出與函數(shù)相等（即：使函數(shù)卡諾圖與數(shù)選器卡諾圖完全一致）。(2)實現(xiàn)組合邏輯函數(shù)輸出n變量函數(shù)——部分最小項之和形式。數(shù)據(jù)選擇器——

2n-1F=∑m

iDi

i=0依據(jù):思路:

2n-1F=∑mi

i=0例：用8選1數(shù)選器實現(xiàn)全加和S=A⊕B⊕C=∑m(1,2,4,7)①n地址→n變量函數(shù)A2FA18選1A0D0D1D2D3D4D5D6D7ABCF“1”令D1=D2=D4=D7=1，D0=D3=D5=D6=0，則兩函數(shù)相等，即8選1實現(xiàn)全加和函數(shù)功能。選卡函卡ABCD0D1D4D5D3D2D7D6

11

11

例：用4選1數(shù)據(jù)選擇器實現(xiàn)1位全加和函數(shù)i寫出函數(shù)的標準與或式；ii提出數(shù)據(jù)選擇器的地址變量；iii剩余變量構成數(shù)據(jù)選擇器數(shù)據(jù)輸入端函數(shù)；

iv畫邏輯圖。數(shù)據(jù)選擇器表達式選AB作為數(shù)據(jù)選擇器的地址變量邏輯對比——得數(shù)據(jù)輸入端的函數(shù)（由剩余變量組成）A1FA04選1D0D1D2D3ABCS驗證：AB＝00，S＝D0＝CC＝0，相當ABC＝000，S＝0C＝1，相當ABC＝001，S＝1AB＝01，S＝D1＝CC＝0，相當ABC＝010，S＝1C＝1，相當ABC＝011，S＝0AB＝10，S＝D2＝CC＝0，相當ABC＝100，S＝1C＝1，相當ABC＝101，S＝0AB＝11，S＝D3＝CC＝0，相當ABC＝110，S＝0C＝1，相當ABC＝111，S＝1卡諾圖變量數(shù)稱維數(shù)，將某些變量移入方格內(nèi)可減少維數(shù)，稱降維圖。降一維（b）降維圖法例1：

1

11

10001111001BCAC

CC

C0 101BA將C變量移入方格內(nèi)AB＝00，C＝0，S＝0C＝1，S＝1S＝CAB＝01，C＝0，S＝1C＝1，S＝0S＝CAB＝10，C＝0，S＝1C＝1，S＝0S＝CAB＝11，C＝0，S＝0C＝1，S＝1S＝CC

CC

C0 101BAD0D1D2D30 101BA可知用4選1實現(xiàn)S，有邏輯圖A1FA04選1D0D1D2D3ABCS

可知用8選1實現(xiàn)，有D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D。例2：用8選1實現(xiàn)F=∑m(1,5,6,7,9,11,12,13,14)1

1

11111110001111000011110CDABD

0D

11D

D

D0100011110CAB降維D0

D1

D2

D3

D6

D7D4

D50100011110CAB選卡D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D邏輯圖A2FA18選1A0D0D1D2D3D4D5D6D7ABCD“1”1111111110001111000011110CDABD

1D

D1D

0

D0100011110CAB降1維如圖所示卡圖，對函數(shù)降2維.AB＝00，C＝0，F(xiàn)＝DC＝1，F(xiàn)＝1F＝C+DAB＝10，C＝0，F(xiàn)＝0C＝1，F(xiàn)＝DF＝CDAB＝11，C＝0，F(xiàn)＝1C＝1，F(xiàn)＝DF＝C+DAB＝01，C＝0，F(xiàn)＝DC＝1，F(xiàn)＝DF＝CD+CDC+D

CD+CDCD

C+D0 101BA降2維作業(yè)4-234-244-25三、數(shù)碼比較器比較兩個數(shù)的大小或是否相等。

1）一位比較器

2）四位比較器68（1）一位數(shù)值比較器功能表6970邏輯圖邏輯符號A=B&&=1ABA<BA>B71ABA>BA<BA=B一位比較器（2）四位數(shù)值比較器比較原則：A.先從高位比起,高位大的數(shù)值一定大。B.若高位相等,則再比較低位數(shù),最終結果由低位的比較結果決定。72(A>B)L(A<B)LA>BA=BA<B(A=B)LB1B0B3B2A1A0A3A2四位集成比較器74LS85A3B2A2A1B1A0B0B3B3(A<B)(A=B)(A>B)A<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比較結果比較結果，可向高位輸出(A<B)L(A=B)L(A>B)LA<BA=BA<B73普通4位比較功能特定功能74LS85比較器功能表例：七位二進制數(shù)比較器。（采用兩片74LS85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS85高位芯片74LS85低位芯片744、應用⑴串聯(lián)比較（8位比較）

LA>B>LA=B85(1)=LA<B<3210A7B7A4B4

LA>B>LA=B85(2)=LA<B<3210A3A0B3B0010LA>BLA=BLA<B高位片低位片比較：①優(yōu)先進行A7～4與B7～4的比較；②前者相等時再進行A3～0與B3～0的比較。⑵并聯(lián)比較（20位比較）(二級比較)(初級比較)

P>QP<Q

85(1)

3

210>=<

P>QP<Q

85(2)3

210>=<

P>QP<Q

85(3)3

210>=<

P>QP<Q

85(4)3

210>=<

010LA>BLA=BLA<B

P>Q>P=Q

85(5)=P<Q

<3210A1B1A4B4A6B6A9B9A10B10A11B11A14B14A16B16A19B19A15B15A5B5A0B0說明：①初級比較每片完成5位數(shù)據(jù)比較。

②二級比較完成4位數(shù)據(jù)比較，級聯(lián)