第二章：?jiǎn)纹瑱C(jī)的硬件結(jié)構(gòu)

11第2章AT89C51單片機(jī)

硬件結(jié)構(gòu)

2AT89C51的片內(nèi)硬件基本結(jié)構(gòu)、引腳功能、存儲(chǔ)器結(jié)構(gòu)、特殊功能寄存器功能、4個(gè)并行I/O口的結(jié)構(gòu)和特點(diǎn)。復(fù)位電路和時(shí)鐘電路的設(shè)計(jì)。目的：本章學(xué)習(xí)為AT89C51系統(tǒng)的應(yīng)用設(shè)計(jì)打下基礎(chǔ)。內(nèi)容概要:33

第2章目錄2.1AT89C51單片機(jī)的片內(nèi)結(jié)構(gòu)2.2AT89C51的引腳功能2.3AT89C51的CPU2.4AT89C51存儲(chǔ)器的結(jié)構(gòu)2.5AT89C51的并行I/O端口2.6時(shí)鐘電路與時(shí)序2.7復(fù)位操作和復(fù)位電路442.1AT89C51單片機(jī)的片內(nèi)結(jié)構(gòu)

把作為控制應(yīng)用所必需的基本功能部件都集成在一個(gè)尺寸有限的集成電路芯片上。AT89C51單片機(jī)片內(nèi)結(jié)構(gòu)5（1）CPU（微處理器）

8位的CPU，與通用CPU基本相同，同樣包括了運(yùn)算器和控制器兩大部分，還有面向控制的位處理功能。5（2）數(shù)據(jù)存儲(chǔ)器（RAM）片內(nèi)為128B（52子系列為256B），片外最多可擴(kuò)64KB。片內(nèi)128B的RAM以高速RAM的形式集成，可加快單片機(jī)運(yùn)行的速度和降低功耗。（3）程序存儲(chǔ)器（FlashROM）片內(nèi)集成有4KB的Flash存儲(chǔ)器（AT89C52則為8KB；AT89C55片內(nèi)20KB），如片內(nèi)容量不夠，片外可外擴(kuò)至64KB。有如下功能部件組成：

6（4）中斷系統(tǒng)具有5個(gè)中斷源，2級(jí)中斷優(yōu)先權(quán)。（5）定時(shí)器/計(jì)數(shù)器2個(gè)16位定時(shí)器/計(jì)數(shù)器（52子系列有3個(gè)），4種工作方式。6（6）串行口1個(gè)全雙工的異步串行口，4種工作方式。可進(jìn)行串行通信，擴(kuò)展并行I/O口，還可與多個(gè)單片機(jī)構(gòu)成多機(jī)系統(tǒng)。（7）P1口、P2口、P3口、P0口4個(gè)8位并行I/O口。（8）特殊功能寄存器（SFR）21個(gè)，對(duì)片內(nèi)各功能部件管理、控制和監(jiān)視。是各個(gè)功能部件的控制寄存器和狀態(tài)寄存器，映射在片內(nèi)RAM區(qū)80H～FFH內(nèi)。72.2AT89C51的引腳功能

AT89S51與51系列中各種型號(hào)芯片的引腳互相兼容。目前多采用40只引腳雙列直插，如圖2-2所示。引腳按其功能可分為如下3類(lèi)：（1）電源及時(shí)鐘引腳—VCC、VSS；XTAL1、XTAL2。（2）控制引腳—

、ALE、、RST（RESET）（3）I/O口引腳——P0、P1、P2、P3，為4個(gè)8位I/O口引腳782.2.1電源及時(shí)鐘引腳1．電源引腳（1）VCC（40腳）：+5V電源。（2）VSS（20腳）：接地。8圖2-2

AT89C51雙列直插封裝方式的引腳2．時(shí)鐘引腳

（1）XTAL1（19腳）：片內(nèi)振蕩器輸入端、外接時(shí)鐘源時(shí)，接時(shí)鐘源的輸入信號(hào)。（2）XTAL2（18腳）：片內(nèi)振蕩器的輸出端、采用外接時(shí)鐘源時(shí)懸空。9（2）

/VPP(EnableAddress/VoltagePulseofPrograming，31腳)

EA：為內(nèi)外程序存儲(chǔ)器選擇控制端。

EA=1，訪問(wèn)片內(nèi)程序存儲(chǔ)器，但在PC（程序計(jì)數(shù)器）值超出片內(nèi)程序存儲(chǔ)器地址范圍時(shí)（0FFFH)，將自動(dòng)轉(zhuǎn)向執(zhí)行外部程序存儲(chǔ)器內(nèi)的程序；

EA=0，只訪問(wèn)外部程序存儲(chǔ)器。

VPP：本引腳的第二功能，對(duì)片內(nèi)Flash編程，接編程電壓。對(duì)89C51，加在VPP腳的編程電壓為+12V或+5V。2.2.2控制引腳（1）RST(RESET，9腳)復(fù)位信號(hào)輸入，在引腳加上持續(xù)時(shí)間大于2個(gè)機(jī)器周期的高電平，可使單片機(jī)復(fù)位。10（3）ALE/（30腳）

ALE：為CPU訪問(wèn)外部程序存儲(chǔ)器或外部數(shù)據(jù)存儲(chǔ)器提供地址鎖存信號(hào)，將P0口發(fā)出的低8位地址鎖存在片外的地址鎖存器中，P0口再作為數(shù)據(jù)端口。10：引腳第二功能，對(duì)片內(nèi)

Flash編程，為編程脈沖輸入腳。（4）

（29腳）外部程序存儲(chǔ)器的讀選通信號(hào)。低電平有效。接外部程序存儲(chǔ)器的OE端。112.2.3I/O口引腳（1）P0口：8位，雙向I/O口當(dāng)外擴(kuò)存儲(chǔ)器及I/O接口芯片時(shí)，P0口作為低8位地址總線(xiàn)及數(shù)據(jù)總線(xiàn)的分時(shí)復(fù)用端口。P0口也可用作通用的I/O口，需加上拉電阻。作為通用I/O輸入口時(shí)，應(yīng)先向端口的輸出鎖存器寫(xiě)入1。可驅(qū)動(dòng)8個(gè)LS型TTL負(fù)載。11（2）P1口：8位，具有內(nèi)部上拉電阻。準(zhǔn)雙向I/O口，作為通用I/O輸入時(shí)，應(yīng)先向端口鎖存器寫(xiě)1。P1口可驅(qū)動(dòng)4個(gè)LS型TTL負(fù)載。12（3）P2口：8位，準(zhǔn)雙向I/O口，具有內(nèi)部上拉電阻。當(dāng)外擴(kuò)存儲(chǔ)器及I/O接口芯片時(shí)，P2口作為高8位地址總線(xiàn)，輸出高8位地址。P2口也可作為普通的I/O口使用。當(dāng)作為通用I/O輸入口時(shí)，應(yīng)先向端口輸出鎖存器寫(xiě)1。P2口可驅(qū)動(dòng)4個(gè)LS型TTL負(fù)載。（4）P3口：8位，準(zhǔn)雙向I/O口，具有內(nèi)部上拉電阻?？勺鳛橥ㄓ玫腎/O口使用。作為通用I/O輸入口時(shí)，應(yīng)先向端口輸出鎖存器寫(xiě)入1?？沈?qū)動(dòng)4個(gè)LS型TTL負(fù)載。132.3AT89C51的CPU由運(yùn)算器和控制器構(gòu)成。2.3.1運(yùn)算器對(duì)操作數(shù)進(jìn)行算術(shù)、邏輯和位操作運(yùn)算。主要包括：1．算術(shù)邏輯運(yùn)算單元ALU邏輯運(yùn)算（與、或、異或、循環(huán)、求補(bǔ)和清零）算術(shù)運(yùn)算（加、減、乘、除）位操作，對(duì)位變量進(jìn)行位處理，如置“1”、清“0”、求補(bǔ)、測(cè)試轉(zhuǎn)移及邏輯“與”、“或”等。13143．程序狀態(tài)字寄存器PSWPSW（ProgramStatusWord）位于片內(nèi)特殊功能寄存器區(qū)，字節(jié)地址為D0H。包含了程序運(yùn)行狀態(tài)的信息，其中4位保存當(dāng)前指令執(zhí)行后的狀態(tài)，供程序查詢(xún)和判斷。142．累加器A使用最頻繁的寄存器，可寫(xiě)為Acc。圖2.3PSW的格式15PSW中各個(gè)位的功能：（1）Cy（PSW.7）進(jìn)位標(biāo)志位

可寫(xiě)為C。在算術(shù)和邏輯運(yùn)算時(shí)，若有進(jìn)位/借位，Cy＝1；否則，Cy＝0。在位處理器中，它是位累加器。（2）Ac（PSW.6）輔助進(jìn)位標(biāo)志位

在BCD碼運(yùn)算時(shí)，用作十進(jìn)位調(diào)整。即當(dāng)D3位向D4位產(chǎn)生進(jìn)位或借位時(shí)，Ac＝1；否則，Ac＝0。（3）F0（PSW.5）用戶(hù)設(shè)定標(biāo)志位

由用戶(hù)使用的一個(gè)狀態(tài)標(biāo)志位，可用指令來(lái)使它置1或清0，控制程序的流向。用戶(hù)應(yīng)充分利用。1516（4）RS1、RS0（PSW.4、PSW.3）4組工作寄存器區(qū)選擇

選擇片內(nèi)RAM區(qū)中的4組工作寄存器區(qū)中的某一組為當(dāng)前工作寄存區(qū)，見(jiàn)表2-2。17（5）OV（PSW.2）溢出標(biāo)志位

當(dāng)執(zhí)行算術(shù)指令時(shí)，用來(lái)指示運(yùn)算結(jié)果是否產(chǎn)生溢出。如果結(jié)果產(chǎn)生溢出，OV=1；否則，OV=0。（6）PSW.1位

保留位（7）P（PSW.0）奇偶標(biāo)志位

指令執(zhí)行完，累加器A中“1”的個(gè)數(shù)是奇數(shù)還是偶數(shù)。17P=1，表示A中“1”的個(gè)數(shù)為奇數(shù)。

P=0，表示A中“1”的個(gè)數(shù)為偶數(shù)。1818功能：控制指令的讀入、譯碼和執(zhí)行，從而對(duì)各功能部件進(jìn)行定時(shí)和邏輯控制。控制器包括：程序計(jì)數(shù)器、指令寄存器、指令譯碼器、定時(shí)及控制邏輯電路等。

程序計(jì)數(shù)器PC是一個(gè)獨(dú)立的16位計(jì)數(shù)器，不可訪問(wèn)。單片機(jī)復(fù)位時(shí)，PC中內(nèi)容為0000H，從程序存儲(chǔ)器0000H單元取指令，開(kāi)始執(zhí)行程序。2.3.2控制器PC的計(jì)數(shù)寬度決定了程序存儲(chǔ)器的地址范圍。PC為16位，故可對(duì)64KB（=216B）尋址。192.4AT89C51存儲(chǔ)器的結(jié)構(gòu)將程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開(kāi)（哈佛結(jié)構(gòu)），并有各自的訪問(wèn)指令。存儲(chǔ)器空間可分為4類(lèi)。2.4.1程序存儲(chǔ)器空間存放程序和表格之類(lèi)的固定常數(shù)。片內(nèi)為4KB的Flash，地址為0000H～0FFFH?？赏鈹U(kuò)程序存儲(chǔ)器空間最大為64KB，地址為0000H～FFFFH。訪問(wèn)片內(nèi)的還是片外的程序存儲(chǔ)器，由

引腳電平確定。

=1時(shí)，從片內(nèi)0000H開(kāi)始取指令，當(dāng)PC值超出0FFFH自動(dòng)轉(zhuǎn)向讀片外程序存儲(chǔ)器空間1000H～FFFFH內(nèi)的程序。=0時(shí)，只能執(zhí)行片外程序存儲(chǔ)器（0000H～FFFFH）中的程序。2020程序存儲(chǔ)器某些固定單元用于各中斷源中斷服務(wù)程序入口在程序存儲(chǔ)器空間中有5個(gè)特殊單元分別對(duì)應(yīng)于5個(gè)中斷源的中斷入口地址，見(jiàn)表2-3。通常這5個(gè)中斷入口地址處都放一條跳轉(zhuǎn)指令跳向?qū)?yīng)的中斷服務(wù)子程序，而不是直接存放中斷服務(wù)子程序。212.4.2數(shù)據(jù)存儲(chǔ)器空間１.片內(nèi)數(shù)據(jù)存儲(chǔ)器（128個(gè)單元，字節(jié)地址為00H～7FH）21圖2-489C51片內(nèi)RAM結(jié)構(gòu)00H～1FH：32個(gè)單元4組通用工作寄存器區(qū)，每區(qū)8B,用R7～R0表示?？赏ㄟ^(guò)指令改變RS1、RS0兩位來(lái)選擇20H～2FH：16個(gè)單元的128位可位尋址，也可字節(jié)尋址。30H～7FH：的單元只能字節(jié)尋址，用作存數(shù)據(jù)以及作為堆棧區(qū)。22２.片外數(shù)據(jù)存儲(chǔ)器當(dāng)片內(nèi)128B的RAM不夠用時(shí)，需外擴(kuò)，最多可外擴(kuò)64KB的RAM。，片內(nèi)RAM與片外RAM兩個(gè)空間是相互獨(dú)立的，片內(nèi)RAM與片外RAM的低128B的地址是相同的，但由于使用的是不同的訪問(wèn)指令，所以不會(huì)發(fā)生沖突。222.4.3特殊功能寄存器（SFR）對(duì)片內(nèi)各功能部件的控制，采用特殊功能寄存器集中控制方式。特殊功能寄存器映射在片內(nèi)RAM的80H～FFH區(qū)域中，共21個(gè)。其中字節(jié)地址的末位是0H或8H的SFR可以位尋址。23其中帶星的為可位尋址注24其中帶星的為可位尋址注251．堆棧指針SP指示堆棧頂部在內(nèi)部RAM塊中的位置。堆棧結(jié)構(gòu)—向上生長(zhǎng)型。單片機(jī)復(fù)位后，SP為07H。復(fù)位后應(yīng)把SP值改置為60H或更大的值，避免堆棧與工作寄存器沖突。252．寄存器B為執(zhí)行乘法和除法而設(shè)。在不執(zhí)行乘、除法操作的情況下，可把它當(dāng)作一個(gè)普通寄存器來(lái)使用。3.數(shù)據(jù)指針DPTR作為外部數(shù)據(jù)存儲(chǔ)器進(jìn)行尋址的地址指針，高位字節(jié)寄存器用DPH表示，低位字節(jié)寄存器用DPL表示?？勺鳛橐粋€(gè)16位或二個(gè)八位的寄存器單獨(dú)使用262.4.4位地址空間211個(gè)尋址位的位地址，位地址范圍為00H～FFH。其中00H～7FH這128位處于片內(nèi)RAM中,字節(jié)地址20H～2FH

單元中。其余的83個(gè)可尋址位分布在特殊功能寄存器SFR中的11個(gè)。2627表2-589C51內(nèi)部RAM的可尋址位及其地址2828特殊功能寄存器位地址字節(jié)地址D7D6D5D4D3D2D1D0BF7HF6HF5HF4HF3HF2HF1HF0HF0HAccE7HE6HE5HE4HE3HE2HE1HE0HE0HPSWD7HD6HD5HD4HD3HD2HD1HD0HD0HIP———BCHBBHBAHB9HB8HB8HP3B7HB6HB5HB4HB3HB2HB1HB0HB0HIEAFH——ACHABHAAHA9HA8HA8HP2A7HA6HA5HA4HA3HA2HA1HA0HA0HSCON9FH9EH9DH9CH9BH9AH99H98H98HP197H96H95H94H93H92H91H90H90HTCON8FH8EH8DH8CH8BH8AH89H88H88HP087H86H85H84H83H82H81H80H80H表2-6SFR中的位地址分布29各類(lèi)存儲(chǔ)器在存儲(chǔ)器空間的位置圖2-7AT89C51單片機(jī)的存儲(chǔ)器結(jié)構(gòu)MOVXMOVCMOV總結(jié)：302.5AT89C51的并行I/O端口4個(gè)雙向的8位并行I/O端口，分別記為P0、P1、P2和P3，其中輸出鎖存器屬于特殊功能寄存器。端口的每一位均由輸出鎖存器、輸出驅(qū)動(dòng)器和輸入緩沖器組成，4個(gè)端口按字節(jié)輸入/輸出外，也可位尋址。2.5.1P0口P0口是一個(gè)雙功能的8位并行端口，字節(jié)地址為80H，位地址為80H～87H。端口的各位具有完全相同但又相互獨(dú)立的電路結(jié)構(gòu)，P0口某一位的位電路結(jié)構(gòu)如圖2-8所示。303131圖2-8P0口某一位的位電路結(jié)構(gòu)數(shù)據(jù)輸出的鎖存器，用于數(shù)據(jù)位的鎖存。兩個(gè)三態(tài)的數(shù)據(jù)輸入緩沖器，分別是用于讀鎖存器數(shù)據(jù)的輸入緩沖器BUF1和讀引腳數(shù)據(jù)的輸入緩沖器BUF2。多路轉(zhuǎn)接開(kāi)關(guān)MUX，一個(gè)輸入來(lái)自鎖存器的

端，另一個(gè)輸入為地址/數(shù)據(jù)信號(hào)的反相輸出。MUX由“控制”信號(hào)控制。Q數(shù)據(jù)輸出的控制和驅(qū)動(dòng)電路，由兩個(gè)場(chǎng)效應(yīng)管（FET）組成。1．位電路結(jié)構(gòu)322．工作過(guò)程分析（P0口用作地址/數(shù)據(jù)總線(xiàn)）輸出時(shí)：（1）與門(mén)處于開(kāi)啟狀態(tài)10XP0.x引腳輸出為1地址/數(shù)據(jù)信息為1時(shí)332．工作過(guò)程分析（P0口用作地址/數(shù)據(jù)總線(xiàn)）輸出時(shí)：（1）與門(mén)處于開(kāi)啟狀態(tài)01XP0.x引腳輸出為0地址/數(shù)據(jù)信息為0時(shí)342．工作過(guò)程分析（P0口用作地址/數(shù)據(jù)總線(xiàn)）輸入時(shí)：（0）與門(mén)處于截止?fàn)顟B(tài)X從外部存儲(chǔ)器讀入信息P0口作為地址/數(shù)據(jù)復(fù)用方式訪問(wèn)外部存儲(chǔ)器時(shí)，CPU自動(dòng)向P0口寫(xiě)入FFH，使下方場(chǎng)效應(yīng)管截止。從外部存儲(chǔ)器輸入的數(shù)據(jù)信息直接由P0.x引腳通過(guò)輸入緩沖器BUF2進(jìn)入內(nèi)部總線(xiàn)。101X352．工作過(guò)程分析（P0口用作通用I/O口）（0）與門(mén)處于截止?fàn)顟B(tài)XP0口作輸出口時(shí)：P0口輸出電路為漏極開(kāi)路輸出。10X輸出1時(shí)：必須外接上拉電阻才能有高電平輸出；輸出0時(shí)：下方場(chǎng)效應(yīng)管導(dǎo)通，P0口輸出為低電平。01P0口作為地址/數(shù)據(jù)復(fù)用口使用，就不能再作為通用I/O口使用。36當(dāng)CPU發(fā)出“讀鎖存器”指令時(shí)，鎖存器的狀態(tài)由Q端經(jīng)上方的三態(tài)緩沖器BUF1進(jìn)入內(nèi)部總線(xiàn)；P0口作輸入口使用時(shí)：有兩種讀入方式：“讀鎖存器”和“讀引腳”。當(dāng)CPU發(fā)出“讀引腳”指令時(shí)，鎖存器的輸出狀態(tài)=1，而使下方場(chǎng)效應(yīng)管截止，引腳的狀態(tài)經(jīng)下方的三態(tài)緩沖器BUF2進(jìn)入內(nèi)部總線(xiàn)。0X10X373．P0口的特點(diǎn)P0口為雙功能口——地址/數(shù)據(jù)復(fù)用口和通用I/O口。（1）當(dāng)P0口用作地址/數(shù)據(jù)復(fù)用口時(shí)，是一個(gè)真正的雙向口，

輸出低8位地址和輸出/輸入8位數(shù)據(jù)。（2）當(dāng)P0口用作通用I/O口時(shí)，由于需要在片外接上拉電阻，端口不存在高阻抗（懸浮）狀態(tài)，因此是一個(gè)準(zhǔn)雙向口。為保證引腳信號(hào)的正確讀入，應(yīng)首先向鎖存器寫(xiě)1。單片機(jī)復(fù)位后，鎖存器自動(dòng)被置1；當(dāng)P0口由原來(lái)輸出轉(zhuǎn)變?yōu)檩斎霑r(shí)，應(yīng)先置鎖存器為1，方可執(zhí)行輸入操作。37382.5.2P1口單功能的I/O口，字節(jié)地址為

90H，位地址為

90H～97H。P1口某一位的位電路結(jié)構(gòu)如圖所示。1．位電路結(jié)構(gòu)38數(shù)據(jù)輸出鎖存器，用于數(shù)據(jù)位的鎖存。兩個(gè)三態(tài)的數(shù)據(jù)輸入緩沖器，分別是用于讀鎖存器數(shù)據(jù)的輸入緩沖器BUF1和讀引腳數(shù)據(jù)的輸入緩沖器BUF2。數(shù)據(jù)輸出驅(qū)動(dòng)電路，由一個(gè)場(chǎng)效應(yīng)管（FET）和一個(gè)片內(nèi)上拉電阻組成。39P1口作輸出口時(shí)：2．工作過(guò)程分析若CPU輸出1：場(chǎng)效應(yīng)管截止，P1口引腳的輸出為1。10X1若CPU輸出0：場(chǎng)效應(yīng)管導(dǎo)通，P1口引腳的輸出為0。01040當(dāng)CPU發(fā)出“讀鎖存器”指令時(shí)，鎖存器的狀態(tài)由Q端經(jīng)上方的三態(tài)緩沖器BUF1進(jìn)入內(nèi)部總線(xiàn)；有兩種讀入方式：“讀鎖存器”和“讀引腳”。當(dāng)CPU發(fā)出“讀引腳”指令時(shí)，先向鎖存器寫(xiě)1，使場(chǎng)效應(yīng)管截止，P1.x引腳上的電平經(jīng)輸入緩沖器BUF2進(jìn)入內(nèi)部總線(xiàn)。P1口作為輸入口時(shí)：10X413．P1口的特點(diǎn)由于內(nèi)部上拉電阻，無(wú)高阻抗輸入狀態(tài)，故為準(zhǔn)雙向口。P1口“讀引腳”輸入時(shí)，必須先向鎖存器寫(xiě)入1。2.5.3P2口雙功能口，字節(jié)地址為A0H，位地址為A0H～A7H。P2口某一位的位電路結(jié)構(gòu)如圖2-10所示。414242圖2-10P2口某一位的位電路結(jié)構(gòu)1．位電路結(jié)構(gòu)數(shù)據(jù)輸出鎖存器，用于數(shù)據(jù)位的鎖存。兩個(gè)三態(tài)的數(shù)據(jù)輸入緩沖器，分別是用于讀鎖存器數(shù)據(jù)的輸入緩沖器BUF1和讀引腳數(shù)據(jù)的輸入緩沖器BUF2。多路轉(zhuǎn)接開(kāi)關(guān)MUX，一個(gè)輸入來(lái)自鎖存器的Q端，另一個(gè)輸入是高8位地址。驅(qū)動(dòng)電路，由場(chǎng)效應(yīng)管和片內(nèi)上拉電阻組成。432．工作過(guò)程分析P2口用作地址總線(xiàn)：1當(dāng)“地址”為0時(shí)：場(chǎng)效應(yīng)管導(dǎo)通，P2口引腳輸出為0；當(dāng)“地址”為1時(shí)：場(chǎng)效應(yīng)管截止，P2口引腳輸出1。01010X1P2口用作通用I/O口:CPU輸出1時(shí):場(chǎng)效應(yīng)管截止，P2.x引腳輸出1；CPU輸出0時(shí):場(chǎng)效應(yīng)管導(dǎo)通，P2.x引腳輸出0。01101044

P2口輸入時(shí)，分“讀鎖存器”和“讀引腳”兩種方式:“讀鎖存器”時(shí)，Q端信號(hào)經(jīng)輸入緩沖器BUF1進(jìn)入內(nèi)部總線(xiàn)“讀引腳”時(shí)，先向鎖存器寫(xiě)1，使場(chǎng)效應(yīng)管截止，P2.x引腳上的電平經(jīng)輸入緩沖器BUF2進(jìn)入內(nèi)部總線(xiàn)。3．P2口的特點(diǎn)作為地址輸出線(xiàn)時(shí)，P2口高8位地址，P0口輸出的低8位地址,尋址64KB地址空間。作為通用I/O口時(shí)，P2口為準(zhǔn)雙向口。功能與P1口一樣。一般情況下，P2口大多作為高8位地址總線(xiàn)口使用，這時(shí)就不能再作為通用I/O口。44452.5.4P3口P3口增加了第二功能。每1位都可以分別定義為第二輸入功能或第二輸出功能。P3口字節(jié)地址為B0H，位地址B0H～B7H。數(shù)據(jù)輸出鎖存器，用于數(shù)據(jù)位的鎖存3個(gè)三態(tài)數(shù)據(jù)輸入緩沖器BUF1、BUF2和BUF3，分別用于讀鎖存器、讀引腳數(shù)據(jù)和第二功能數(shù)據(jù)的輸入緩沖。驅(qū)動(dòng)電路，由與非門(mén)場(chǎng)效應(yīng)管和片內(nèi)上拉電阻組成。1．位電路結(jié)構(gòu)462．工作過(guò)程分析（用作第二輸入/輸出功能）當(dāng)選擇第二輸出功能時(shí)，該位的鎖存器需要置1，使與非門(mén)為開(kāi)啟狀態(tài)。當(dāng)?shù)诙敵鰹?時(shí)：效應(yīng)管截止，P3.x引腳輸出為1；1110X1當(dāng)?shù)诙敵鰹?時(shí)：效應(yīng)管導(dǎo)通，P3.x引腳輸出為0。010當(dāng)選擇第二輸入功能時(shí)：鎖存器和第二輸出功能端應(yīng)置1，場(chǎng)效應(yīng)管截止，P3.x引腳的信息由輸入緩沖器BUF3的輸出獲得。10X1472．工作過(guò)程分析（用作第一功能——通用I/O口）輸出時(shí)，第二輸出功能端應(yīng)保持高電平，與非門(mén)開(kāi)啟。CPU輸出1時(shí)，Q=1，場(chǎng)效應(yīng)管截止，P3.x引腳輸出為1；CPU輸出0時(shí)，Q=0，場(chǎng)效應(yīng)管導(dǎo)通，P3.x引腳輸出為0。1111X00010輸入時(shí)，輸出鎖存器和第二輸出功能均應(yīng)置1，場(chǎng)效應(yīng)管截止。P3.x引腳信息通過(guò)輸入BUF3和BUF2進(jìn)入內(nèi)部總線(xiàn)，完成“讀引腳”操作。110X1483．P3口的特點(diǎn)P3口內(nèi)部有上拉電阻，無(wú)高阻抗輸入態(tài)-準(zhǔn)雙向口。P3口作為第二功能的輸出/輸入，或第一功能通用輸入，均須將相應(yīng)位的鎖存器置1。實(shí)際應(yīng)用中，由于復(fù)位后P3口鎖存器自動(dòng)置1，滿(mǎn)足第二功能所需的條件，所以不需任何設(shè)置工作，就可以進(jìn)入第二功能操作。當(dāng)某位不作為第二功能用時(shí)，可作為第一功能通用I/O使用引腳輸入部分有兩個(gè)緩沖器，第二功能的輸入信號(hào)取自緩沖器BUF3的輸出端，第一功能的輸入信號(hào)取自緩沖器BUF2的輸出端。48492.6時(shí)鐘電路與時(shí)序時(shí)鐘電路產(chǎn)生AT89C51工作時(shí)所必需的控制信號(hào)，在時(shí)鐘信號(hào)的控制下，嚴(yán)格按時(shí)序執(zhí)行指令。執(zhí)行指令時(shí)，CPU首先到程序存儲(chǔ)器中取出需要執(zhí)行的指令操作碼，然后譯碼，并由時(shí)序電路產(chǎn)生一系列控制信號(hào)完成指令所規(guī)定的操作。49CPU發(fā)的時(shí)序信號(hào)兩類(lèi)：對(duì)片內(nèi)各個(gè)功能部件控制，用戶(hù)無(wú)須了解；對(duì)片外存儲(chǔ)器或I/O口的控制，這部分時(shí)序?qū)τ诜治觥⒃O(shè)計(jì)硬件接口電路至關(guān)重要。50AT89C51內(nèi)部有一個(gè)用于構(gòu)成振蕩器的高增益反相放大器，輸入端為芯片引腳XTAL1，輸出端為引腳XTAL2。這兩個(gè)引腳跨接石英晶體振蕩器和微調(diào)電容，構(gòu)成一個(gè)穩(wěn)定的自激振蕩器。502.6.1時(shí)鐘電路

常用的時(shí)鐘電路有兩種方式，一種是內(nèi)部時(shí)鐘方式，另一種是外部時(shí)鐘方式。1．內(nèi)部時(shí)鐘方式圖2-13

內(nèi)部時(shí)鐘方式電路電容大小會(huì)影響振蕩器頻率高低、振蕩器的穩(wěn)定性和起振的快速性。C1和C2的典型值為30pF，晶振頻率范圍通常是1.2～12MHz。51512．外部時(shí)鐘方式

用現(xiàn)成的外部振蕩器產(chǎn)生脈沖信號(hào)，外部時(shí)鐘源直接接到XTAL1端，XTAL2端懸空。

圖2-14

AT89S51的外部時(shí)鐘方式電路522．機(jī)器周期執(zhí)行一條指令分為幾個(gè)機(jī)器周期。每個(gè)機(jī)器周期完成一個(gè)基本操作。89C51每12個(gè)時(shí)鐘周期為1個(gè)機(jī)器