數(shù)字電子第7章

第七章半導(dǎo)體存儲(chǔ)器§7.1概述§7.2順序存取存儲(chǔ)器(SAM)§7.3隨機(jī)存取存儲(chǔ)器(RAM)§7.4只讀存儲(chǔ)器(ROM)觸發(fā)器存儲(chǔ)1位二進(jìn)制信息寄存器存儲(chǔ)1組二進(jìn)制信息存儲(chǔ)器存儲(chǔ)信息量比寄存器大得多把成千上萬(wàn)個(gè)(寄存器)存儲(chǔ)單元按一定規(guī)則組合起來(lái)，并輔以必要的控制電路，形成一個(gè)存儲(chǔ)陣列，這就是半導(dǎo)體存儲(chǔ)器。特點(diǎn)：集成度高、體積小、可靠性高、價(jià)格低、外圍電路簡(jiǎn)單且易于接口、便于批量生產(chǎn)等。7.1半導(dǎo)體存儲(chǔ)器的特點(diǎn)與分類

用途：在計(jì)算機(jī)或數(shù)字系統(tǒng)中存儲(chǔ)數(shù)據(jù)。1.存儲(chǔ)器定義：存儲(chǔ)大量二值信息（或稱為二值數(shù)據(jù)）的半導(dǎo)體器件。與寄存器的區(qū)別：以字為單位存取，每字包含若干位。各個(gè)字的相同位通過(guò)同一引腳與外界聯(lián)系。每個(gè)字分配一個(gè)地址，因此內(nèi)部有地址譯碼器。6.1.2半導(dǎo)體存儲(chǔ)器的分類

按制造工藝分：雙極型和MOS型。速度快、功耗大、價(jià)格高，主要用于對(duì)速度要求較高的場(chǎng)合（高速緩存用）集成度高、功耗低、價(jià)格低，大容量存儲(chǔ)器都是用MOS工藝制作的（內(nèi)存）按存取功能分：順序存取存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器三類。順序存取存儲(chǔ)器(SAM---SequentialAccessMemory)

對(duì)信息的存入或取出是按順序進(jìn)行的，具有“先進(jìn)先出”或“先進(jìn)后出”的特點(diǎn)。隨機(jī)存取存儲(chǔ)器(RAM---RandomAccessMemory)

：可在任何時(shí)刻隨機(jī)地對(duì)任一個(gè)存儲(chǔ)單元直接存取信息。只讀存儲(chǔ)器(ROM---ReadOnlyMemory)：只讀存儲(chǔ)器所存儲(chǔ)的信息是事先被固化在存儲(chǔ)器中的，其信息可以長(zhǎng)期保存，斷電也不丟失

7.2隨機(jī)存取存儲(chǔ)器（RAM）隨機(jī)存取存儲(chǔ)器(RAM---RandomAccessMemory)

：可在任何時(shí)刻隨機(jī)地對(duì)任一個(gè)存儲(chǔ)單元直接存取信息。讀出寫(xiě)入字：若干個(gè)二進(jìn)制存儲(chǔ)單元構(gòu)成一個(gè)字。字長(zhǎng)：一個(gè)字中所含二進(jìn)制數(shù)的位數(shù)稱為字長(zhǎng)容量：存儲(chǔ)容量等于字?jǐn)?shù)乘以字長(zhǎng)。2048×8表示這個(gè)RAM芯片有2048個(gè)字每個(gè)字的字長(zhǎng)是8位則它的容量為16384位存儲(chǔ)單元存儲(chǔ)器的幾個(gè)概念7.2.1RAM的結(jié)構(gòu)與工作原理

RAM以字為單位組織內(nèi)部結(jié)構(gòu)，用若干個(gè)二進(jìn)制存儲(chǔ)單元構(gòu)成一個(gè)字。每個(gè)字都被賦予一個(gè)確定的地址，一個(gè)字中所含二進(jìn)制的位數(shù)稱為字長(zhǎng)。RAM存儲(chǔ)容量=字?jǐn)?shù)×字長(zhǎng)(位數(shù))=2n×Mn是地址線的條數(shù)M是數(shù)據(jù)線的條數(shù)如：一個(gè)RAM芯片有2048個(gè)字，每個(gè)字長(zhǎng)是8位，則它的存儲(chǔ)容量=2048×8=16384個(gè)存儲(chǔ)單元。存儲(chǔ)器的字?jǐn)?shù)常以210=1024的倍數(shù)表示，并把1024稱為1K。如：一個(gè)有11條地址線和8條數(shù)據(jù)線的存儲(chǔ)器，它的存儲(chǔ)容量表示為2K×8bit有一個(gè)32K×8的RAM，有多少個(gè)基本存儲(chǔ)單元？32×1024×8有一個(gè)2K×4的RAM，有多少個(gè)基本存儲(chǔ)單元？2×1024×4

RAM主要由存儲(chǔ)矩陣，地址譯碼器及讀/寫(xiě)控制電路三部分組成，如圖所示。存儲(chǔ)矩陣讀寫(xiě)控制電路I/OCSR/W行地址譯碼器A0Ai+1Ai列地址譯碼器An–1……地址譯碼器功能是實(shí)現(xiàn)字的選擇,每輸入一組地址碼就選擇一個(gè)字,在大容量存儲(chǔ)器中,通常將輸入地址分為行地址和列地址,及讀/寫(xiě)控制電路三部分組成，如圖所示。存儲(chǔ)矩陣讀寫(xiě)控制電路I/OCSR/W行地址譯碼器A0Ai+1Ai列地址譯碼器An–1……合用一條雙向數(shù)據(jù)線1、存儲(chǔ)矩陣：由若干存儲(chǔ)單元排列成矩陣形式。每個(gè)存儲(chǔ)單元存放1位二進(jìn)制數(shù)據(jù)。存儲(chǔ)器以字為單位組織內(nèi)部結(jié)構(gòu)，常以字?jǐn)?shù)和字長(zhǎng)的乘積表示存儲(chǔ)器的容量例:一個(gè)容量為256×4（256個(gè)字，每字4位）的存儲(chǔ)器，有1024個(gè)存儲(chǔ)單元，這些單元可以排成32行×32列的矩陣，每行有32個(gè)存儲(chǔ)單元，每4列存儲(chǔ)單元連接在相同的列地址譯碼線上，組成一個(gè)字列，即，每行可存儲(chǔ)8個(gè)字，所以圖中有32根行地址選擇線和8根列地址選擇線。行地址譯碼器……Y1Y0Y7列地址譯碼器存儲(chǔ)單元字x0x31…例:一個(gè)容量為256×1（256個(gè)字，每字1位）的存儲(chǔ)器，8位二進(jìn)制地址A7~A0恰好可以編出28=256個(gè)地址代碼。有256個(gè)存儲(chǔ)單元，這些單元可以排成16行×16列的矩陣，每行有16個(gè)存儲(chǔ)單元，所以圖中有16根行地址選擇線和16根列地址選擇線。行地址譯碼器……Y1Y0Y16列地址譯碼器存儲(chǔ)單元x0x15A0A1A2A3A4A5A6A711111111000011112、地址譯碼器：根據(jù)地址輸入，在存儲(chǔ)矩陣中選出指定的字對(duì)應(yīng)的單元，把數(shù)據(jù)送往輸出緩沖器。上述256個(gè)存儲(chǔ)單元，可以看做256個(gè)房間，為了便于尋找，必須編號(hào)，即確定地址。8位二進(jìn)制A7~A0可以編出28=256個(gè)地址代碼當(dāng)?shù)刂纷g碼器的輸入變量（地址變量）為n時(shí)，即譯出2n個(gè)地址。例如：A7~A0=00001111，便可對(duì)15行0列單元進(jìn)行讀寫(xiě)

A7~A0=10010011，便可對(duì)3行9列單元進(jìn)行讀寫(xiě)3、讀寫(xiě)控制與片選控制。線共用讀寫(xiě)控制時(shí),讀出狀態(tài)時(shí),寫(xiě)入狀態(tài)片選控制表示此片被選中

7.2.2RAM的存儲(chǔ)單元按工作原理不同靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元RAM的核心是存儲(chǔ)矩陣中的存儲(chǔ)單元。存儲(chǔ)單元按所用器件不同有雙極型和MOS型兩類。靜態(tài)存儲(chǔ)單元——6116（2K

×8位），6264

（8K

×8位），62256（32K

×8位）為采用CMOS管，靜態(tài)功耗極小。在斷電時(shí)，可以用小型鋰電池供電，長(zhǎng)期保存所存儲(chǔ)的信息。動(dòng)態(tài)存儲(chǔ)單元——用MOS管的柵極電容實(shí)現(xiàn)暫存信息，需要刷新。動(dòng)態(tài)存儲(chǔ)單元的電路結(jié)構(gòu)比靜態(tài)存儲(chǔ)單元的電路結(jié)構(gòu)簡(jiǎn)單。但不如靜態(tài)RAM使用方便，存取速度比靜態(tài)RAM慢。A0A1A3A5A6GNDCS123456789181716151413121110RAM2114A7A2A4A8A9UCCI/O0I/O1I/O2I/O3R/W2114靜態(tài)RAM它的容量是4K（1024字4位）；有10條輸入地址線A0A9（210=1024），4條數(shù)據(jù)線I/O3I/O0，數(shù)據(jù)線都是經(jīng)三態(tài)門輸出的。一個(gè)片選端CS，一個(gè)讀寫(xiě)控制端R/W，電源為+5V。7.2.3RAM存儲(chǔ)容量的擴(kuò)展當(dāng)一片RAM不能滿足存儲(chǔ)容量需要時(shí)，就得將若干片RAM組合起來(lái)，擴(kuò)展成滿足存儲(chǔ)容量要求的存儲(chǔ)器。RAM的擴(kuò)展分為字?jǐn)U展和位擴(kuò)展。用1K×4RAM擴(kuò)展成1K×8位存儲(chǔ)器用1K×4RAM擴(kuò)展成2K×4位存儲(chǔ)器用1K×4RAM擴(kuò)展成2K×8位存儲(chǔ)器位擴(kuò)展（字長(zhǎng)擴(kuò)展）字?jǐn)U展(地址擴(kuò)展)字與位同時(shí)擴(kuò)展用1K×4RAM擴(kuò)展成1K×8位存儲(chǔ)器位擴(kuò)展（字長(zhǎng)擴(kuò)展）:

字?jǐn)?shù)保持不變，增加每個(gè)字的位數(shù)方法:1)

把若干片位數(shù)相同的RAM芯片地址線共用2）線共用3）每個(gè)RAM片的I/O端并行輸出用1K×4RAM擴(kuò)展成1K×8位存儲(chǔ)器如:并行輸出1)

把原地址線共用,I/O端共用2）線共用3）根據(jù)需要再增加適當(dāng)?shù)牡刂肪€去控制2.字?jǐn)U展(地址擴(kuò)展)例如:256×4RAM擴(kuò)展成1K×4N=1K×4256×4=4片282103.RAM的字與位同時(shí)擴(kuò)展

字與位同時(shí)擴(kuò)展，根據(jù)上述字和位擴(kuò)展原理，將兩種擴(kuò)展方法結(jié)合起來(lái)便可實(shí)現(xiàn)。一般最好先進(jìn)行位擴(kuò)展，然后再進(jìn)行字?jǐn)U展。

用64×2RAM擴(kuò)展成256×4位存儲(chǔ)器2628N=256×464×2=8片7.3只讀存儲(chǔ)器（ROM）

7.3.1ROM的分類只讀存儲(chǔ)器可分為以下四類： 固定ROM（或稱掩膜ROM）

可編程ROM（PROM）

紫外線可擦除ROM（EPROM）

電可擦除可編ROM（E2PROM）

只讀存儲(chǔ)器ROM（ReadOnlyMemory）在存入數(shù)據(jù)后一般不能用簡(jiǎn)單的方法將其更改，并且具有掉電后信息不丟失的特點(diǎn)。7.3.2ROM的邏輯結(jié)構(gòu)與工作原理

ROM的基本結(jié)構(gòu)是由一個(gè)固定連接的與門陣列和一個(gè)可編程連接的或門陣列組成。

只讀存儲(chǔ)器ROM1.工作原理2－4線譯碼器A1,A0的四個(gè)最小項(xiàng)字線位線以2位地址輸入和4位數(shù)據(jù)輸出的ROM為例，其存儲(chǔ)矩陣是四組二極管或門：W0=A1A0W1=A1A0W2=A1A0W3=A1A0地址譯碼器+VCCA1A0W0W0=A1A0地址譯碼器是與邏輯陣列只讀存儲(chǔ)器ROM2－4線譯碼器A1,A0的四個(gè)最小項(xiàng)字線位線D0=W3=A1A0存儲(chǔ)矩陣，共有16個(gè)交叉點(diǎn)，每個(gè)交叉點(diǎn)是一個(gè)存儲(chǔ)單元，交叉點(diǎn)接二極管，表示該單元存“1”，不接，存“0”D3=W1+W2

=A1A0+A1A0D2=W1+W2+

W3=

A1A0+

A1A0+A1A0D1=W0+W1+

W2=

A1A0+

A1A0+A1A0存儲(chǔ)矩陣D3=W1+W2

D3W1W0W2W3字線位線=A1A0+A1A0位線與字線是或邏輯陣列位線與地址碼之間是與或邏輯關(guān)系例如，當(dāng)輸入地址碼A1A0=00時(shí)，字線W0被選中（輸出高電平），其他為低電平，則該字線上的信息就從相應(yīng)的位線上讀出，D3D2D1D0=0010。例如，當(dāng)輸入地址碼A1A0=01時(shí)，字線W1被選中（輸出高電平），其他為低電平，則該字線上的信息就從相應(yīng)的位線上讀出，D3D2D1D0=1110。地址譯碼器是與邏輯陣列，位線與字線是或邏輯陣列，位線與地址碼之間是與或邏輯關(guān)系，為了方便，常用簡(jiǎn)化畫(huà)法，有二極管的存儲(chǔ)單元用一個(gè)黑點(diǎn)表示。W0D2D3D1D0A0A1W1W2W3A0A1A0A1A0A1A0A1字線地址譯碼器位線D3W1W0W2W3地址譯碼器A0A1D2D1D0A0A1A0A1A0A1A0A1字線位線D0=W3=A1A0D3=W1+W2

=A1A0+A1A0D2=W1+W2+

W3=

A1A0+

A1A0+A1A0D1=W0+W1+

W2