第七章基本輸入輸出接口

第七章基本輸入輸出接口本章內(nèi)容提要輸入輸出接口功能及其數(shù)據(jù)交換方式;8255結(jié)構(gòu)、功能與應(yīng)用;8253/8254結(jié)構(gòu)、功能與應(yīng)用;1第一節(jié)

輸入輸出接口功能及其數(shù)據(jù)交換方式I/O接口電路及其功能;8086CPU的I/O指令、I/O端口編址與端口譯碼;I/O接口電路與CPU的數(shù)據(jù)交換方式。2設(shè)置接口電路的原因通過接口電路,CPU與外部設(shè)備之間建立信息交換通道,有三種信息類型:數(shù)據(jù)信息:數(shù)字量、模擬量、開關(guān)量;狀態(tài)信息:外設(shè)狀態(tài)通過接口送達CPU;控制信息:CPU通過接口控制外設(shè)工作。接口電路在外設(shè)與CPU之間完成相應(yīng)的信號轉(zhuǎn)換、速度匹配、數(shù)據(jù)緩沖等功能。3CPU與外設(shè)連接示意圖微處理器CPUI/O接口外部設(shè)備數(shù)據(jù)線控制線狀態(tài)線ABCBDB4輸入輸出接口功能描述數(shù)據(jù)緩沖功能;(CPU與外設(shè)工作速度匹配)接受和執(zhí)行CPU命令的功能;信號轉(zhuǎn)換功能;(用一組邏輯電平編碼信息)設(shè)備選擇功能;中斷管理功能;(提高系統(tǒng)效率與事件響應(yīng)速度)數(shù)據(jù)格式變換功能;(串并轉(zhuǎn)換)可編程功能。(增加硬件電路靈活性)5I/O指令及其執(zhí)行過程I/O指令I(lǐng)NAL，PORTINAX，PORTINAL，DXINAX，DXOUT PORT，ALOUT PORT，AXOUT DX，ALOUT DX，AX其中PORT為直接端口地址(0~0FFH);DX為間接端口尋址寄存器;8086CPU能尋址216個I/O端口。6IN指令執(zhí)行過程(時序)數(shù)據(jù)由接口電路準(zhǔn)備好并送上系統(tǒng)數(shù)據(jù)總線由DX或指令直接給出的端口地址浮空數(shù)據(jù)輸入地址輸出總線周期T1T2T4T3,TwM/IOCLKALEAD15～AD0RDCPU采樣數(shù)據(jù)總線，讀取端口數(shù)據(jù)7OUT指令執(zhí)行過程(時序)AL或AX中數(shù)據(jù)輸出到系統(tǒng)數(shù)據(jù)總線由DX或指令直接給出的端口地址數(shù)據(jù)輸出地址輸出總線周期T1T2T4T3,TwM/IOCLKALEAD15～AD0WR此時接口電路應(yīng)捕獲數(shù)據(jù)總線上數(shù)據(jù)8I/O接口編址方式存儲器映像輸入輸出I/O操作與存儲器操作指令相同;I/O接口占用存儲空間。獨立編址輸入輸出I/O空間與存儲器空間分開編址;設(shè)置專用的輸入輸出指令;設(shè)置專用的控制信號M/IO。9輸入輸出端口地址譯碼I/O端口地址譯碼與存儲器地址譯碼非常相似;長格式I/O指令可只譯碼A7～A0,短格式I/O指令必須譯碼A15～A0地址線;如同存儲器一樣,8086CPU的I/O系統(tǒng)包含兩個8位I/O體,如圖所示,16位規(guī)則字數(shù)據(jù)或8位數(shù)據(jù)I/O只需一次操作即可;8088CPU只有一個I/O體,執(zhí)行16位I/O指令時,需要兩次總線操作,分別讀/寫高/低字節(jié)。考慮M/IO＝0為I/O操作;NEXT108086I/O體結(jié)構(gòu)0FFFFH0FFFDH0FFFBH0003H0001HBHE=0選擇對應(yīng)D15～D80FFFEH0FFFCH0FFFAH0002H0000HA0=0對應(yīng)D7～D0返回11譯碼電路設(shè)計例:設(shè)兩個輸出端口地址為0FEH～0FFH,設(shè)計其輸出電路,要求該電路可按照字節(jié)或字進行輸出操作。128位或16位輸出電路原理圖74LS374＃1DI7～DI0Q7～Q0OECLK74LS374＃2DI7～DI0Q7～Q0OECLKD7~D0D15~D8&A7A6A5A4A3A2A1≥1M/IOWR≥1≥1A0BHE0FEH0FFH13相應(yīng)操作指令及其執(zhí)行結(jié)果:執(zhí)行:OUT0FEH,AL時,AL內(nèi)容送74LS374＃1執(zhí)行:OUT0FFH,AL時,AL內(nèi)容送74LS374＃2執(zhí)行:OUT0FEH,AX時,AL內(nèi)容送74LS74＃1,AH內(nèi)容送74LS74＃2。需要注意的是,執(zhí)行OUT0FFH,AL指令時,AL內(nèi)容是由CPU數(shù)據(jù)總線的D15～D8送出。14CPU與外設(shè)間數(shù)據(jù)交換方式CPU與外設(shè)間的數(shù)據(jù)交換,有程序控制方式、中斷控制方式和存儲器直接存取控制方式。其中程序控制方式是基礎(chǔ),應(yīng)首先掌握該方式。程序控制方式是指CPU與外設(shè)間的數(shù)據(jù)交換在程序控制下進行,分為無條件傳送方式和條件傳送方式兩類。15無條件傳送方式無條件輸入 不管外設(shè)狀態(tài),CPU執(zhí)行IN指令直接從端口輸入即為無條件輸入。無條件輸出 不管外設(shè)狀態(tài),CPU執(zhí)行OUT指令直接將數(shù)據(jù)輸出到端口即為無條件輸出。無條件輸入輸出要求外設(shè)在任何時候都能與CPU交換信息;輸入端口只需緩沖,而輸出端口一般都需要加入鎖存器。16無條件傳送方式的輸入輸出原理Q7～Q0D7～D0OECLKCPU數(shù)據(jù)總線G數(shù)據(jù)輸出至外設(shè)來自外設(shè)數(shù)據(jù)D7～

D0三態(tài)緩沖器端口譯碼器≥1WR地址輸入≥1RD端口譯碼信號M/IO17條件傳送方式(查詢方式)條件傳送即程序查詢方式,是指CPU在傳送數(shù)據(jù)前,首先通過查詢確認外設(shè)準(zhǔn)備好了才傳送數(shù)據(jù),否則,CPU等待。從而較好地解決了CPU與外設(shè)傳送數(shù)據(jù)時不同步的問題。查詢的一般步驟:①從I/O端口讀入設(shè)備狀態(tài)信息并確定外設(shè)是否準(zhǔn)備好交換數(shù)據(jù);②若外設(shè)沒有準(zhǔn)備好,則重復(fù)執(zhí)行第①直到設(shè)備準(zhǔn)備好為止;③CPU執(zhí)行I/O指令,從I/O端口讀/寫數(shù)據(jù),同時復(fù)位I/O端口的狀態(tài)字。18查詢式輸入原理選通信號STBRDCPU數(shù)據(jù)總線數(shù)據(jù)端口譯碼信號數(shù)據(jù)輸入設(shè)備≥1狀態(tài)信息鎖存器×8DQDQCLR+5V×8狀態(tài)端口譯碼信號≥1RD當(dāng)外設(shè)有數(shù)據(jù)要傳送到CPU時,應(yīng)將數(shù)據(jù)送上外設(shè)數(shù)據(jù)總線并發(fā)出選通信號(STB)19查詢輸入方式的基本程序設(shè)外設(shè)狀態(tài)信息接到系統(tǒng)數(shù)據(jù)總線的D7位。POLL:INAL,STATUS_PORT;讀狀態(tài)端口

TESTAL,80H ;檢查READY是否是1

JEPOLL;未準(zhǔn)備好,循環(huán)再查

INAL,DATA_PORT;從數(shù)據(jù)端口輸入數(shù)據(jù)20查詢式輸出原理外設(shè)接收完數(shù)據(jù)后應(yīng)給出應(yīng)答信號ACK,表示數(shù)據(jù)已接收到,BUF為數(shù)據(jù)準(zhǔn)備好信號,用于通知外設(shè)CPU已輸出新的數(shù)據(jù)。查詢式I/O的實質(zhì)是軟硬件配合完成外設(shè)與CPU之間的狀態(tài)“握手”與數(shù)據(jù)交換。+5VWRCPU數(shù)據(jù)總線數(shù)據(jù)端口譯碼信號數(shù)據(jù)輸出設(shè)備≥1狀態(tài)信息BUSYACK狀態(tài)端口譯碼信號≥1RD鎖存器×8DQDQCLR選通信號BUF21中斷控制I/O方式原理中斷控制I/O方式能及時處理系統(tǒng)中多個外設(shè)的數(shù)據(jù)傳輸過程。INTRDCPU數(shù)據(jù)總線端口譯碼信號數(shù)據(jù)輸入設(shè)備≥1鎖存器×8DQDQCLR+5V×8選通信號STB中斷請求觸發(fā)器INTA22直接存儲器存取(DMA)控制方式在DMA方式下,外部設(shè)備利用專用的接口電路直接和存儲器進行高速數(shù)據(jù)傳送,而無需通過CPU交換數(shù)據(jù)。在利用DMA方式進行數(shù)據(jù)傳輸時,接口電路要向CPU發(fā)出請求,使CPU讓出總線,即把總線控制權(quán)交給DMA控制器。主要優(yōu)點:

速度快,數(shù)據(jù)傳送的速率只受存儲器和接口電路訪問速度的限制。主要缺點:硬件電路比較復(fù)雜。23第二節(jié)8255結(jié)構(gòu)、功能與應(yīng)用了解82C55可編程芯片的內(nèi)部結(jié)構(gòu);掌握82C55的引腳功能及其與CPU的連接;掌握82C55的初始化方法及其工作方式;深入體會可編程芯片的一般使用方法。24可編程I/O接口芯片概述使用可編程芯片的原因簡化電路設(shè)計,增加硬件電路靈活性?？删幊绦酒瑑?nèi)部的一般結(jié)構(gòu)與CPU連接端口:包括命令口、狀態(tài)口和數(shù)據(jù)口。通常每個端口都應(yīng)映射到CPU的I/O空間;與外設(shè)連接端口:用于接口電路與外設(shè)傳遞數(shù)據(jù);內(nèi)部數(shù)據(jù)總線將所有內(nèi)部端口連接成一體。25可編程I/O接口芯片概述芯片外部特性與CPU連接引腳:片選、內(nèi)部端口選擇線(尋址內(nèi)部端口)、讀/寫控制等;與外設(shè)連接引腳:數(shù)據(jù)I/O線、控制輸出、外設(shè)狀態(tài)輸入等。命令字與初始化編程將命令字寫入命令口,芯片內(nèi)部邏輯解釋命令字后即可實現(xiàn)芯片功能的配置;正常操作芯片前一般要求初始化芯片。2682C55內(nèi)部結(jié)構(gòu)82C55內(nèi)部共有四個獨立編址端口一個命令口;三個相互獨立的輸入／輸出數(shù)據(jù)端口(即端口A、B和C);數(shù)據(jù)口具有可編程選擇的多種功能;內(nèi)部結(jié)構(gòu)圖。2782C55內(nèi)部邏輯框圖端口AC口高四位C口低四位A組控制端口BB組控制數(shù)據(jù)總線緩沖讀/寫控制邏輯8位內(nèi)部數(shù)據(jù)總線I/OPA7～PA0I/OPC7～PC4I/OPC3～PC0I/OPB7～PB0D7～D0數(shù)據(jù)總線RDWRA0CSA1RESET外設(shè)接口內(nèi)部控制邏輯CPU接口28與外設(shè)連接端口端口A、B和C可與外部設(shè)備相連接,用于數(shù)據(jù)輸出時具有鎖存／緩沖器功能,數(shù)據(jù)輸入時具有鎖存功能。端口C可作為外設(shè)控制和狀態(tài)信息的端口,它可以分成為兩個4位的端口,每個端口包含一個4位的輸入／輸出引腳。分別與端口A和B配合使用,作為控制信號輸出,或作為狀態(tài)信號輸入。29內(nèi)部控制邏輯內(nèi)部邏輯包括A組和B組控制電路。這是兩組根據(jù)CPU的命令字控制82C55工作方式的電路。每組控制電路從讀／寫控制邏輯接受各種命令,從內(nèi)部數(shù)據(jù)總線接收控制字并發(fā)出適當(dāng)?shù)拿畹较鄳?yīng)的端口30與CPU接口數(shù)據(jù)總線緩沖器;讀／寫控制邏輯。3182C55外部特性引腳圖與外設(shè)連接的引腳

分為PA7～PA0、PB7～PB0和PC7～PC0三組,分別對應(yīng)于A、B、C三個端口,全為雙向、三態(tài)引腳。與CPU連接的引腳RESET——復(fù)位輸入信號,高電平有效。復(fù)位時清零所有內(nèi)部寄存器,置A、B、C三個端口為輸入方式,對應(yīng)的PA7～PA0、PB7～PB0、PC7～PC0引腳均為高阻狀態(tài)。NEXT3282C55引腳圖返回PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB3PA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB21402393384375366357348339321031113012291328142715261625172418231922202182C553382C55外部特性CS#——芯片選擇信號輸入、低電平有效。只有當(dāng)它為低電平時,82C55才才能被CPU操作。A0和A1——芯片內(nèi)部寄存器地址選擇信號,當(dāng)CS#有效時,82C55被選中,再由A0、A1的編碼決定是選端口A、B、C還是控制寄存器。RD#——讀信號,輸入,低電平有效。為低電平時,82C55內(nèi)部A、B和C可輸出到數(shù)據(jù)引腳D7～D0。WR#——寫信號,輸入,低電平有效。為低電平時,數(shù)據(jù)引腳D7～D0上的數(shù)據(jù)或命令被82C55讀入。3482C55操作邏輯真值表3582C55的控制字82C55方式選擇控制字格式標(biāo)識位D7=1A組方式選擇00—方式001—方式11×—方式2

A口:0—輸出1—輸入PC3～PC00—輸出1—輸入B口:0—輸出1—輸入B組方式選擇0—方式01—方式1PC7～PC40—輸出1—輸入3682C55的控制字82C55按位置位／復(fù)位的控制字選中位操作1——置10——清0標(biāo)識位D7=0未使用C口位選擇000—選PC0001—選PC1010—選PC2011—選PC3100—選PC4101—選PC5110—選PC6111—選PC73782C55的初始化編程舉例 例1:要求82C55端口A以方式0輸出,端口B以方式1輸入,C口輸入,設(shè)計其初始化程序。 設(shè)控制口地址為PORT_CON,程序如下:

MOVDX，PORT_CON MOVAL，10001111B OUTDX，AL

初始化后,如要從A口輸出數(shù)據(jù),只需執(zhí)行

MOVDX，PORT_A MOVAL，DATA OUTDX，AL3882C55的初始化編程舉例例2:端口C的PC0位要求清0,則控制字為00000000B,即00H;而端口C的PC7位要求置1,則控制字為00001111B(0FH)。設(shè)82C55的控制寄存器的端口地址為PORT_CON,則下面的程序段可實現(xiàn)PC7輸出高電平,PC0輸出低電平。

MOVDX，PORT_CON;控制口地址送DX MOVAL，0FH;PC7置1控制字

OUTDX，AL ;PC7置1操作

MOVAL，00H;PC0清0控制字

OUTDX，AL ;PC0清0操作3982C55工作方式0方式0下,各端口實際上工作于無條件傳輸方式。方式0的工作特點兩個8位端口:端口A和端口B;兩個四位端口:端口C的高4位和低4位;任何一個端口都可編程設(shè)置為輸入或輸出;輸出鎖存、輸入只是緩沖;在方式0時各個端口的輸入／輸出可以有16種組合方式。40方式0輸入時的等效模型設(shè)三個端口都工作于方式0輸入PC7～PC0PA7～PA0A組控制B組控制數(shù)據(jù)總線緩沖讀/寫控制邏輯8位內(nèi)部數(shù)據(jù)總線PB7～PB0D7～D0數(shù)據(jù)總線RDWRA0CSA1RESET外設(shè)接口內(nèi)部控制邏輯CPU接口41方式0輸出時的等效模型假定三個端口都被設(shè)定為方式0輸出PC7～PC0PA7～PA0A組控制DQB組控制數(shù)據(jù)總線緩沖讀/寫控制邏輯8位內(nèi)部數(shù)據(jù)總線PB7～PB0D7～D0數(shù)據(jù)總線RDWRA0CSA1RESET外設(shè)接口內(nèi)部控制邏輯DQDQ42方式0應(yīng)用舉例例:某8086最小系統(tǒng)中用82C55擴展8位LED顯示器,設(shè)82C55占用I/O端口地址0FFF8H～0FFFFH,編程顯示數(shù)字“76543210”。解題分析:82C55內(nèi)部有四個端口,為何在8086系統(tǒng)中要占用0FFF8H～0FFFFH共8個端口地址?82C55與CPU的連接圖;8位LED顯示器采用動態(tài)顯示方式;LED數(shù)碼管的功率驅(qū)動問題;位選擇碼與段選擇碼。NEXT4382C55與8086的連接電路&A15A14A13A12A11A10A9A8A7A6A5A4A3≥1

M/IO82C55D7～D0CSRDWRRESET接系統(tǒng)復(fù)位A1A0A2A1RDWRPA口PB口PC口D7～D0思考:此處接系統(tǒng)D15～D8是否可以?應(yīng)如何接?如接D15～D8應(yīng)如何編程?PA7～PA0PB7～PB0PC7～PC0A0返回44數(shù)碼管顯示器驅(qū)動電路COMCOMaaggPA6PA0PB7PB0VCCVCC位選擇碼段選擇碼返回45七段LED及其接法共陰極接法段選擇碼:

共陽極接法段選擇碼:gfedcbagfedcba0111111→‘0’<3FH>1000000→‘0’<40H>0000110→‘1’<06H>1111001→‘1’<79H>1011011→‘2’<5BH>0100100→‘2’<24H>┇┇┇┇1101111→‘9’<6FH>

0010000→‘9’<10H>返回bcdefgagag+5V七段LED共陰極接法共陽極接法COMa46工作方式1工作方式1的特點方式1是一種選通I/O方式(需使用“握手”控制信號);只有A和B口能夠工作于方式1,此時C口的部分引腳作為A、B口的“握手”信號,其余引腳可工作于方式0輸入或輸出;A、B端口設(shè)定為方式1時,其工作過程類似查詢式數(shù)據(jù)傳輸,C口有關(guān)位表征A、B口的狀態(tài)。47方式1輸入的有關(guān)控制信號方式1輸入結(jié)構(gòu)圖(以端口A為例說明)INTRAPA7～PA0PC4PC5PC3INTEA&IBFAI/OSTBAPC7～PC6(PC4)鎖存緩沖D7～D0RD48方式1輸入控制信號STB#(Strobe)——選通輸入。應(yīng)由外設(shè)產(chǎn)生的數(shù)據(jù)選通信號,低電平有效。送入端口C的PC4或PC2。當(dāng)為有效低電平時,將端口A或B引腳上的數(shù)據(jù)選通并鎖存到相應(yīng)的輸入鎖存器中。49方式1輸入控制信號IBF(InputBufferFull)——輸入緩沖器滿狀態(tài)指示信號。由82C55的PC5或PC1位發(fā)出的應(yīng)答信號,高電平有效。表明82C55在其輸入緩沖區(qū)中存放了一個新的數(shù)據(jù),以備CPU讀取,同時還將數(shù)據(jù)已鎖存到82C55輸入口的信息通知外設(shè)。50方式1輸入控制信號INTR(Interrupt

Request)——中斷請求信號(由PC3或PC0給出),高電平有效。當(dāng)82C55的輸入端口有新數(shù)據(jù)時,INTR信號將變?yōu)楦唠娖?要求INTE信號為1)。在系統(tǒng)中,通常作為CPU的查詢信號或82C55向CPU發(fā)出的中斷請求信號。51方式1輸入控制信號INTE(InterruptEnable)——中斷允許。只有當(dāng)INTE＝1時,端口A或B才可能向CPU發(fā)出中斷請求INTR。INTE由軟件通過對C口的置位或復(fù)位指令來實現(xiàn)對中斷的控制,PC4和PC2的置位／復(fù)位操作分別用于控制端口A和端口B的INTE信號。注意:

此時PC4和PC2的置位／復(fù)位操作是82C55的內(nèi)部操作。操作時對PC4和PC2引腳的邏輯狀態(tài)完全沒有影響。52方式1輸入時的狀態(tài)字端口A和端口B工作于方式1輸入時,端口C的內(nèi)容表征A、B口的狀態(tài),其各位的意義如下:程序可通過讀入C口內(nèi)容查詢方式1時A、B口的狀態(tài)。D7D6D5D4D3D2D1D0I/OI/OIBFAINTEAINTRAINTEBIBFBINTRB53方式1輸出的有關(guān)控制信號端口A方式1輸出結(jié)構(gòu)示意圖WROBFAACKAPA7～PA0PC6PC7PC3INTEA&I/OPC4～PC5(PC6)INTRA鎖存緩沖D7～D054方式1輸出時的控制信號OBF#(OutputBufferFull)——輸出緩沖器滿。表明CPU已將待輸出的數(shù)據(jù)寫入指定端口的數(shù)據(jù)寄存器中,通知外設(shè)可從指定端口讀取數(shù)據(jù)。低電平有效。該信號由82C55送給外設(shè),外設(shè)的應(yīng)答ACK#信號有效時使它恢復(fù)為高電平。55方式1輸出時的控制信號ACK#(Acknowledge)——響應(yīng)輸入。外設(shè)給出的響應(yīng)信號,外設(shè)收到數(shù)據(jù)后應(yīng)送出,作為對82C55的響應(yīng)。低電平有效。56方式1輸出時的控制信號INTR——用于向CPU發(fā)出中斷請求信號,通知CPU外設(shè)已將數(shù)據(jù)取走,可輸出新數(shù)據(jù)。57方式1輸出時的控制信號INTE——82C55中斷允許信號,用于控制是否能向CPU發(fā)INTR信號。58方式1輸出時的狀態(tài)字端口C的內(nèi)容表征端口A和端口B工作于方式1輸出時的狀態(tài),其各位的意義如下:

D7D6D5D4D3D2D1D0OBFAINTEAI/OI/OINTRAINTEBOBFBINTRB59工作方式2工作方式2的特點方式2是一種雙向選通I/O方式(需使用“握手”控制信號),82C55A口能自動轉(zhuǎn)換為輸入或輸出,無需象方式1時需初始化設(shè)置;只有A口能夠工作于方式2,此時C口的部分引腳作為A口的“握手”信號,其余引腳可工作于方式0輸入或輸出;B口可工作于方式0或方式1;方式2可近似看作是A口工作于方式1時輸入與輸出的組合;方式2的工作狀態(tài)可由C口讀出,具體含義參考教材。60第三節(jié)可編程計數(shù)器/定時器8253/8254

8253/8254芯片功能;8253/8254芯片引腳及其擴展方法;8253/8254初始化字及其工作方式;掌握8253/8254的使用方法。618253/8254功能概述可編程硬件定時器/計數(shù)器芯片;內(nèi)部集成了三個獨立的16位計數(shù)器;每個計數(shù)器都有自己的時鐘輸入端CLK、計數(shù)輸出端OUT和控制信號端GATE

;每個計數(shù)器有6種工作方式,可程控選擇。62內(nèi)部結(jié)構(gòu)框圖RDWR數(shù)據(jù)總線緩沖器讀/寫邏輯控制字寄存器計數(shù)器通道0計數(shù)器通道1計數(shù)器通道2CLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2A0A1CSD0～D763內(nèi)部計數(shù)器的結(jié)構(gòu)16位當(dāng)前計數(shù)值鎖存器16位減1計數(shù)值16位計數(shù)初值鎖存器&CLKGATEOUT內(nèi)部數(shù)據(jù)總線鎖存后讀出可隨時訪問648253/8254引腳及其功能引腳圖D7D6D5D4D3D2D1D0CLK0OUT0GATE0GND1242233224215206197188179161015111412138253(8254)VccWRRDCSA1A0CLK2OUT2GATE2CLK1GATE1OUT1658253/8254引腳及其功能與CPU連接的引腳功能D7～D0——三態(tài)數(shù)據(jù)輸入輸出總線,用于將8253與系統(tǒng)數(shù)據(jù)總線相連,是芯片與CPU接口的數(shù)據(jù)線,CPU通過它們向8253讀寫數(shù)據(jù)、命令和狀態(tài)信息;RD#

——讀控制輸入信號,低電平有效。它由CPU發(fā)出,用于控制8253寄存器的讀操作;WR#

——寫控制輸入信號,低電平有效。它由CPU發(fā)出,用于控制8253寄存器的寫操作;

668253/8254引腳及其功能CS#——片選,輸入信號,低電平有效。當(dāng)為低電平時CPU選中8253,可以向8253進行讀寫操作;A1～A0——端口選擇輸入線,用于選擇8253內(nèi)部寄存器,以便對它們進行讀寫操作。67與8位的8088最小系統(tǒng)的連接A0A1OUT0~2CLK0~2A15

A3IO/M

ALE8088WRRD

CSA1A08253/54

D7┇

D0

RDWR地址鎖存器譯碼器AD7~AD0AD7~AD0GATE0~268與16位的8086最小系統(tǒng)的連接(1)A1A2OUT0~2GATE0~2CLK0~2A15

A3

M/IO

ALE8086WRRD

CSA1A08253/54

D7┇

D0

RDWR地址鎖存器譯碼器AD7~AD0A0AD15~AD069與16位的8086最小系統(tǒng)的連接(2)A1A2OUT0~2GATE0~2CLK0~2A15

A3

M/IO

ALE8086WRRD

CSA1A08253/54

D7┇

D0

RDWR地址鎖存器譯碼器AD15~AD8BHEAD15~AD0708253/8254控制邏輯CSA1A0RDWR寄存器選擇與操作00010寫計數(shù)器0“計數(shù)初值”00110寫計數(shù)器1“計數(shù)初值”01010寫計數(shù)器2“計數(shù)初值”01110寫“控制字”到控制寄存器00001讀計數(shù)器0“當(dāng)前計數(shù)初值”00101讀計數(shù)器1“當(dāng)前計數(shù)初值”01001讀計數(shù)器2“當(dāng)前計數(shù)初值”01101無操作,三態(tài)1××××禁止0××11無操作,三態(tài)718253/8254引腳及其功能計數(shù)器引腳功能GATE

——門選通輸入信號(GATE0、GATE1、GATE2)。GATE信號的作用是用來禁止、允許或開始計數(shù)過程;

CLK

——時鐘輸入信號(CLK0、CLK1、CLK2)。CLK引腳每輸入一個時鐘脈沖，便使計數(shù)值減1，它是計量的基本時鐘信號;OUT

——計數(shù)器輸出信號(OUT0、OUT1、OUT2)。OUT是8253向外輸出定時或計數(shù)結(jié)果的信號。

728253/8254的控制字格式D7D6D5D4D3D2D1D0SC1SC0RL1RL0M2M1M0BCD計數(shù)器選擇位00—計數(shù)器001—計數(shù)器110—計數(shù)器211—非法選擇讀寫字節(jié)數(shù)00—計數(shù)值鎖存01—讀/寫低字節(jié)10—讀/寫高字節(jié)11—讀/寫兩字，先低后高工作方式選擇位000—方式0001—方式1010—方式2011—方式3100—方式4101—方式5碼制選擇0—二進制計數(shù)1—十進制計數(shù)738253/8254的初始化操作每個計數(shù)器需要單獨初始化;各計數(shù)器的控制字都寫入同一控制字寄存器;8位計數(shù)初值只寫一次到計數(shù)器端口;16位計數(shù)初值應(yīng)連續(xù)兩次寫入同一計數(shù)器端口(先低后高)74初始化操作舉例例:選擇2號計數(shù)器,工作在方式2,計數(shù)初值為1000(3E8H,2個字節(jié)),采用二進制計數(shù),8253定時計數(shù)器通道0的端口地址為TIMER,則其程序段為(系統(tǒng)CPU為8088):

TIMEREQU040H MOVAL,10110100B;2號計數(shù)器的方式控制字

OUTTIMER+3,AL ;寫入控制寄存器

MOVAX,3E8H

;計數(shù)初值

OUTTIMER+2,AL ;先送低字節(jié)到2號計數(shù)器

MOVAL,AH ;取高字節(jié)

OUTTIMER+2,AL ;后送高字節(jié)到2號計數(shù)

75讀當(dāng)前計數(shù)值操作(鎖存后讀)先寫鎖存控制字,再執(zhí)行讀操作。例:讀出1號計數(shù)器的當(dāng)前計數(shù)值(假定計數(shù)值為兩字節(jié)),其程序段為(系統(tǒng)CPU為8088):

MOVAL,01000000B;1號計數(shù)器的鎖存命令

OUTTIMER+3,AL ;寫入控制寄存器

INAL,TIMER+1 ;讀當(dāng)前計數(shù)值(低字節(jié))

MOVBL,AL ;暫存

INAL,TIMER+1 ;讀當(dāng)前計數(shù)值(高字節(jié))

MOVBH,AL ;結(jié)果存BX寄存器76讀計數(shù)初值操作對選定的計數(shù)器執(zhí)行輸入指令即可。例:讀出0號計數(shù)器的計數(shù)初值(假定計數(shù)值為兩字節(jié)),其程序段為(系統(tǒng)CPU為8088):

INAL,TIMER+1 ;讀計數(shù)初值低字節(jié)

MOVBL,AL ;暫存

INAL,TIMER+1 ;讀計數(shù)初值高字節(jié)

MOVBH,AL ;結(jié)果存BX寄存器77工作方式概述不同點:輸出波形不同;啟動計數(shù)器的觸發(fā)方式不同;計數(shù)過程中門控信號GATE對計數(shù)器操作的影響不同。共同點:控制字寫入計數(shù)器時,計數(shù)器控制邏輯復(fù)位,輸出端OUT進入初始態(tài);初值寫入后,要經(jīng)過一個時鐘信號的上升沿和下降沿才開始減一計數(shù);門控信號GATE是在時鐘脈沖的上升沿被采樣,

工作方式不同,GATE作用方式不同。78方式0——計數(shù)結(jié)束后中斷方式0特點:當(dāng)向計數(shù)器寫完計數(shù)初值后,開始計數(shù),相應(yīng)的輸出信號OUT由高變低。當(dāng)計數(shù)器減到零時,OUT立即輸出高電平。門控信號GATE為高電平時,計數(shù)器工作,當(dāng)GATE為低電平時,計數(shù)器停止工作,其計數(shù)值保持不變。在計數(shù)器工作期間,如果寫入新的計數(shù)值,則計數(shù)器將按新寫入的計數(shù)值重新啟動一次計數(shù)。79方式0工作波形圖返回80方式0編程舉例例:

使計數(shù)器1工作在方式0,按16位二進制計數(shù),設(shè)8254三個計數(shù)器及控制口地址分別為40H~43H,

其程序段為:

MOVDX,43 ;控制口地址

MOVAL,01110000B ;方式字

OUTDX,AL ;寫控制字

MOVDX,41H ;計數(shù)器1數(shù)據(jù)口地址

MOVAL,BYTEL OUTDX,AL ;寫計數(shù)初值低字節(jié)

MOVAL,BYTEH OUTDX,AL ;寫計數(shù)初值高字節(jié)81方式1——可程控單穩(wěn)方式設(shè)定方式1后,輸出OUT就變成高電平,寫入計數(shù)初值且門控信號GATE出現(xiàn)上升沿后的一個時鐘周期的下降沿,開始計數(shù),同時輸出OUT變成低電平。計數(shù)值回零后,輸出變高,如圖中①所示。在計數(shù)器工作期間,如果GATE端又出現(xiàn)一個上升沿,計數(shù)器重新裝入原計數(shù)初值并重新啟動計數(shù),如圖中②所示。對計數(shù)期間寫入的新計數(shù)初值,要等到當(dāng)前的計數(shù)值計滿回零且門控信號再次出現(xiàn)上升沿后,才按新寫入的計數(shù)值開始工作,如圖中③所示。82方式1工作波形圖WRGATEWRCLK②T1T2T3T4T5T6T7T8T9T10143432①432OUT103211020③GATE0N=3N=2N=4OUTGATEOUT返回83方式2——頻率發(fā)生器方式該方式相當(dāng)于自動裝入時間常數(shù)的N分頻器,計數(shù)期間,輸出OUT為高電平,計數(shù)器回零后,輸出一個時鐘周期的低電平后,如圖①。計數(shù)器工作期間,如果寫入新的計數(shù)值,則計數(shù)器仍按原計數(shù)值計數(shù),直到計數(shù)器回零并輸出一個時鐘周期的低電平之后,才按新寫入的計數(shù)值計數(shù),如圖②。門控GATE為高電平時允許計數(shù),若在計數(shù)期間GATE變?yōu)榈碗娖?則停止計數(shù),GATE恢復(fù)高電平后,計數(shù)器將按原設(shè)定的計數(shù)值重新啟動下一次計數(shù),如圖③。84方式2工作波形圖T1T2T3T4T5T6T7T8T9T10CLK②32110①WR432OUT103221031③0N=3GATEN=4(4)3210N=3N=2(2)10(2)(2)0(3)0WRWROUTOUT返回85方式3——方波頻率發(fā)生器方式方式3與方式2基本相同,也具有自動裝入時間常數(shù)的能力,但其輸出為方波;計數(shù)初值為偶數(shù)時,輸出方波高低電平所占時間為1∶1;計數(shù)初值為奇數(shù)時,輸出方波的高電平持續(xù)時間比低電平持續(xù)時間多一個時鐘周期。86方式3工作波形圖①②54310432102N=4(4)3210N=5(5)432OUTWROUTWRT1T2T3T4T5T6T7T8T9T10CLK87/*--fosc/16(clkgen)*/module clkgen(clk,newclk);input clk;output newclk;reg[3:0] q;reg newclk;always@(posedgeclk) begin if(q<15)q=q+1; else q=0; if(q<8)newclk=1; else

newclk=0;endendmodule8889方式4——軟件觸發(fā)工作方式計數(shù)初值裝入后,計數(shù)器開始計數(shù),計數(shù)完畢,輸出一個時鐘周期的低電平后恢復(fù)高電平,且計數(shù)器不再計數(shù),其時序如圖①所示。GATE為高電平時,允許計數(shù)器工作,為低電平時,計數(shù)器停止計數(shù)。當(dāng)恢復(fù)高電平后,計數(shù)器從原設(shè)定的計數(shù)初值開始作減1計數(shù),如圖②所示。計數(shù)器工作期間寫入新的計數(shù)值,則不影響當(dāng)前的計數(shù)狀態(tài),當(dāng)前計數(shù)值回零時,計數(shù)器再按新寫入的計數(shù)值開始計數(shù),計數(shù)完畢后計數(shù)器將停止工作,如圖③所示。90方式4工作波形圖N=33GATEWROUT①③44214