可編程DMA控制器8237A

可編程DMA控制器8237A

1、利用DMA方式傳送數(shù)據(jù)時(shí)，數(shù)據(jù)的傳送過(guò)程完全由硬件控制，這種電路稱(chēng)為DMA控制器（DMAC）。

2、需要數(shù)據(jù)傳送時(shí)，DMAC向CPU提出申請(qǐng)，CPU讓出總線控制權(quán)，由DMAC直接控制地址總線、數(shù)據(jù)總線和控制總線，讓存儲(chǔ)器與高速的外部設(shè)備直接交換數(shù)據(jù)，CPU不再干預(yù)，這樣大大減少了中間過(guò)程，提高了數(shù)據(jù)傳送速度。

8237A的結(jié)構(gòu)和功能引腳信號(hào)

內(nèi)部結(jié)構(gòu)8237A有4個(gè)獨(dú)立的DMA通道，24個(gè)內(nèi)部寄存器。

內(nèi)部寄存器基址寄存器和當(dāng)前地址寄存器基字節(jié)計(jì)數(shù)寄存器和當(dāng)前字節(jié)計(jì)數(shù)寄存器暫時(shí)地址寄存器狀態(tài)寄存器命令寄存器暫存寄存器方式寄存器屏蔽寄存器請(qǐng)求寄存器

8237A的先／后觸發(fā)器此觸發(fā)器保證16位寄存器的讀寫(xiě)操作，以先低字節(jié)后高字節(jié)的順序操作。

8237A的工作方式單字節(jié)傳送方式

DMA傳送時(shí)，僅傳送一個(gè)字節(jié)。

塊傳送方式塊傳送方式由一個(gè)DMA請(qǐng)求啟動(dòng)傳送整個(gè)一個(gè)數(shù)據(jù)塊，在整個(gè)數(shù)據(jù)傳送期間，系統(tǒng)總線一直被DMAC所控制，每傳送一個(gè)數(shù)據(jù)，計(jì)數(shù)寄存器的值減1。

請(qǐng)求傳送方式在請(qǐng)求傳送方式下8237A被編程為連續(xù)傳送，直至遇到T/C或外部來(lái)的為止，或者直到DREQ不再有效為止。級(jí)聯(lián)方式

多個(gè)8237A進(jìn)行級(jí)聯(lián)時(shí)，將其中一個(gè)DMAC作為主片，其他作為從片。8237A初始化編程設(shè)置方式寄存器

PC機(jī)BIOS在初始化時(shí)，將方式寄存器初始化為單字節(jié)傳送方式、地址遞增、通道0為讀傳送、自動(dòng)預(yù)置（方式字為58H）、通道1、2、3為校驗(yàn)傳送、禁止自動(dòng)預(yù)置，其方式字為41H、42H、43H。設(shè)置命令寄存器初始化必須設(shè)置命令寄存器，以確定其工作時(shí)序、優(yōu)先級(jí)方式、DREQ和DACK的有效電平及是否允許工作等。清除先／后觸發(fā)器先/后觸發(fā)器是一個(gè)指針，當(dāng)它為0時(shí)，對(duì)低字節(jié)進(jìn)行操作，當(dāng)它為1時(shí)，對(duì)高字節(jié)進(jìn)行操作。

設(shè)置地址和字節(jié)計(jì)數(shù)器

8237A每個(gè)通道有四個(gè)16位的寄存器。這四個(gè)寄存器是基地址寄存器和當(dāng)前地址寄存器以及基本字節(jié)計(jì)數(shù)寄存器和當(dāng)前字節(jié)計(jì)數(shù)寄存器。清除屏蔽寄存器屏蔽寄存器是一個(gè)4位寄存器，每一位代表一個(gè)通道。當(dāng)它為1時(shí)，向該通道的DMA請(qǐng)求被禁止；為0時(shí)，則允許。7.5DMA控制器8237A7.5.1DMA8237A-5的結(jié)構(gòu)和特性圖7.5DMA8237方框圖圖7.5.1DMA8237引腳圖1.時(shí)序與控制邏輯塊2.優(yōu)先級(jí)編碼邏輯圖7.5.2循環(huán)優(yōu)先級(jí)示意圖3.命令控制邏輯表7.5.1控制和狀態(tài)寄存器尋址信號(hào)

4.內(nèi)部寄存器組

8237A-5內(nèi)部寄存器組分成兩大類(lèi)：一類(lèi)是通道寄存器，即每個(gè)通道都有的當(dāng)前地址寄存器、當(dāng)前字節(jié)數(shù)寄存器和基地址及基字節(jié)數(shù)寄存器；另一類(lèi)是控制和狀態(tài)寄存器。這些寄存器的尋址是由最低4位地址A3~A0以及讀寫(xiě)命令來(lái)區(qū)分的。這兩類(lèi)寄存器共占用16個(gè)端口，記作DMA+00H~DMA+0FH地址，可供CPU訪問(wèn)。

5.數(shù)據(jù)及地址緩沖器組緩沖器組包含以下3部分：

(1)A3~A0：最低4位地址線，是三態(tài)雙向信號(hào)端。在芯片空閑周期(非DMA工作周期)，CPU對(duì)芯片輸出的低4位地址線。

(2)A7~A4：高4位地址線。此信號(hào)僅用于DMA服務(wù)時(shí)提供高4位地址。

(3)DB7~DB0：8位雙向數(shù)據(jù)線。在芯片空閑周期，CPU在讀操作時(shí)(IOR有效)，將內(nèi)部寄存器的值送到系統(tǒng)總線上；在寫(xiě)操作時(shí)(IOW有效)，由CPU對(duì)芯片內(nèi)部寄存器編程。在DMA工作周期，高8位的地址信息經(jīng)數(shù)據(jù)緩沖器，經(jīng)DB7~DB0在ADSTB選通信號(hào)作用下鎖存到外部地址鎖存器中，再與A7~A0(低8位地址信息)組成DMA傳送的16位地址信息。在DMA的存儲(chǔ)器到存儲(chǔ)器的傳送方式下，存儲(chǔ)器讀出的數(shù)據(jù)經(jīng)數(shù)據(jù)總線送入數(shù)據(jù)緩沖器，然后在存儲(chǔ)器寫(xiě)周期里，此數(shù)據(jù)經(jīng)數(shù)據(jù)總線裝入到所指定的存儲(chǔ)器單元中。DMA8237芯片能提供16位地址信息，故對(duì)存儲(chǔ)器的尋址范圍為68KB。如要進(jìn)一步擴(kuò)大尋址范圍，可在DMA系統(tǒng)中為每一個(gè)通道配置一個(gè)頁(yè)面寄存器。如PC/XT的DMA系統(tǒng)中由于增加頁(yè)面寄存器，每個(gè)通道的地址線為20條(A0~A19)，可尋址的范圍達(dá)1MB。PC/AT的DMA系統(tǒng)可擴(kuò)大至24條(A0~A23)每通道可尋址的范圍為1.6MB。7.5.2DMA的工作方式、操作類(lèi)型及時(shí)序

1.8237DMA的工作方式及傳輸操作類(lèi)型

(1)8237的4種工作方式。①單字節(jié)傳送方式。在這種方式下，每次僅傳送一個(gè)字節(jié)數(shù)據(jù)。傳送后，字節(jié)數(shù)寄存器減1，地址寄存器加1或減1(由初始化編程決定)。HRQ變?yōu)闊o(wú)效，8237釋放系統(tǒng)總線，控制權(quán)返回給CPU。當(dāng)前字節(jié)數(shù)寄存器從初始值減到0，還要再傳輸一個(gè)字節(jié)，又從0減到0FFFFH時(shí)，才發(fā)出有效EOP信號(hào)，結(jié)束DMA傳輸過(guò)程。通常，在DACK成為有效之前，DREQ必須保持有效。每次傳送后，DMA控制器把總線讓給CPU至少一個(gè)總線周期，且立即開(kāi)始檢測(cè)DREQ輸入，一旦DREQ為有效，再進(jìn)行下一個(gè)字節(jié)的傳送。②數(shù)據(jù)塊傳送方式。在這種方式下，一旦8237控制總線就將始終占用總線，連續(xù)地傳送字節(jié)數(shù)據(jù)直到字節(jié)數(shù)寄存器減到零再減至0FFFFH時(shí)產(chǎn)生EOP信號(hào)為止。若需提前結(jié)束DMA傳送也可由外部輸入低電平有效的EOP信號(hào)來(lái)強(qiáng)迫終止DMA傳送，總線控制才交還給CPU。這種方式最大能傳送64KB的數(shù)據(jù)塊，而且送DREQ只需維持到DACK有效，在傳送期間就不再檢測(cè)DREQ引腳信號(hào)。當(dāng)數(shù)據(jù)塊傳送結(jié)束，則終止操作或者是重新初始化。③請(qǐng)求傳送方式。這種傳送方式類(lèi)似于數(shù)據(jù)塊傳送方式，所不同之處在于每傳送一個(gè)字節(jié)之后，8237都將采樣檢測(cè)DREQ信號(hào)是否有效。若DREQ變?yōu)闊o(wú)效狀態(tài)則放棄傳輸，一直到DREQ變?yōu)橛行Ш笥挚砷_(kāi)始從放棄的那一點(diǎn)開(kāi)始DMA傳輸。當(dāng)由于外設(shè)提供的DREQ信號(hào)變?yōu)闊o(wú)效而放棄DMA傳送時(shí)，8237釋放總線，CPU可以接著操作。在此種方式下，因?yàn)镈MA放棄傳送時(shí)，8237的工作現(xiàn)場(chǎng)的地址及字節(jié)數(shù)計(jì)數(shù)值會(huì)保存在當(dāng)前地址寄存器及當(dāng)前字節(jié)數(shù)寄存器中。這樣，當(dāng)進(jìn)行DMA的外部設(shè)備新的數(shù)據(jù)塊準(zhǔn)備好后，可再次向8237發(fā)出DREQ有效信號(hào)，8237接著原來(lái)的地址和字節(jié)計(jì)數(shù)值繼續(xù)進(jìn)行傳輸，直到字節(jié)數(shù)寄存器減到0，又減至0FFFFH計(jì)數(shù)結(jié)束或外輸入EOP信號(hào)，才停止傳送，退出DMA。④級(jí)聯(lián)方式。圖7.5.3兩級(jí)DMA的級(jí)聯(lián)方式(2)DMA傳送的類(lèi)型。圖7.5.4DMA的讀/寫(xiě)總線周期(a)DMA讀操作；(b)DMA寫(xiě)操作圖7.5.5DMA的讀/寫(xiě)總線周期(a)DMA讀操作；(b)DMA寫(xiě)操作(3)8237幾個(gè)特殊操作的說(shuō)明。圖7.5.68237A-5正常時(shí)序與壓縮時(shí)序(a)正常時(shí)序；(b)壓縮時(shí)序2.8237DMA工作時(shí)序圖7.5.78237A狀態(tài)變化流程圖7.5.3內(nèi)部寄存器的功能及端口尋址

8237A-5DMA芯片有16個(gè)端口地址(以地址符DMA+0、+1、+2、……+0AH+……+0FH表示)代表了8種寄存器以可編程方法實(shí)現(xiàn)四個(gè)通道的DMA傳輸。其寄存器種類(lèi)功用及端口地址分別說(shuō)明如下：

1.8237內(nèi)部寄存器的功用

(1)地址寄存器(DMA+0、+2、+4、+6)。每個(gè)通道各有一對(duì)16位的基地址寄存器和當(dāng)前地址寄存器。在對(duì)芯片初始化編程時(shí)，由CPU同時(shí)寫(xiě)入相同的16位地址。若地址任意(字節(jié)邊界)，則可尋址64KB，否則以偶地址(字邊界)可尋址128KB?；刂芳拇嫫黝A(yù)置后不再改變，且不能被讀出。每個(gè)通道有一個(gè)16位的當(dāng)前地址寄存器，它保存著在DMA傳輸?shù)刂分?。每次傳送后，地址自?dòng)加1或減1(取決于方式字寄存器D5位)，且隨時(shí)可被CPU讀出。若通道選擇為自動(dòng)預(yù)置操作(取決于方式字寄存器D4位)，則在結(jié)束成批數(shù)據(jù)傳輸后產(chǎn)生有效EOP信號(hào)時(shí)，當(dāng)前寄存器恢復(fù)到與基地址寄存器同值。CPU預(yù)置16位地址值時(shí)，按8位分兩次寫(xiě)入地址寄存器，先寫(xiě)低8位，再寫(xiě)高8位。讀操作也是分兩次進(jìn)行。

(2)字節(jié)寄存器(DMA+1、+3、+5、+7)。每個(gè)通道各有一對(duì)16位基字節(jié)寄存器和當(dāng)前字節(jié)寄存器。在芯片初始化時(shí)，由CPU同時(shí)寫(xiě)入相同的初始值，但此初始值應(yīng)比實(shí)際傳輸?shù)淖止?jié)數(shù)少1，最多傳輸64KB；若某通道的地址寄存器以字邊界編程，則字節(jié)寄存器也應(yīng)用字節(jié)數(shù)預(yù)置初始值，此時(shí)最多可傳輸64KB，即128KB。故字節(jié)寄存器也稱(chēng)字計(jì)數(shù)寄存器?；止?jié)寄存器預(yù)置不再改變，且不能被讀出。當(dāng)前字節(jié)計(jì)數(shù)器在每次DMA傳輸后，計(jì)數(shù)值自動(dòng)減1，當(dāng)該寄存器值由0減到FFFFH，產(chǎn)生有效的EOP信號(hào)，DMA傳輸結(jié)束。若通道選擇為自動(dòng)預(yù)置操作，則在EOP有效的同時(shí)，當(dāng)前字節(jié)寄存器恢復(fù)到與基字節(jié)寄存器預(yù)置的初始值。同樣，CPU按8位分兩次讀出或?qū)懭朐摷拇嫫鳌?3)方式字寄存器(DMA+0BH)。圖7.5.8工作方式控制字格式

(4)暫存寄存器(DMA+0DH)。當(dāng)芯片編程選擇操作方式為存儲(chǔ)器到存儲(chǔ)器傳輸時(shí)，通道0和通道1交換的數(shù)據(jù)保存在暫存寄存器(8位)，待傳輸全部完成后，最后一個(gè)傳輸數(shù)據(jù)被CPU編程讀出，在DMA復(fù)位時(shí)被清除。

(5)命令寄存器(DMA+8)。命令寄存器為8位，用于存放編程的命令字，以選擇8237的操作方式。其各位的意義如圖8.62所示。圖7.5.9命令字格式(6)請(qǐng)求寄存器(DMA+9)。圖7.5.10請(qǐng)求字格式

(7)屏蔽寄存器(DMA+0AH#,+0EH#,+0FH)。8237有3個(gè)作用不同，占有3個(gè)端口地址的屏蔽寄存器。①寫(xiě)單個(gè)通道屏蔽寄存器(DMA+0AH)。芯片內(nèi)有一個(gè)4位屏蔽寄存器，每一個(gè)對(duì)應(yīng)一個(gè)通道的屏蔽位。當(dāng)屏蔽位置位時(shí)，該通道就禁止接受DREQ的DMA請(qǐng)求信號(hào)。反之，屏蔽位復(fù)位則允許DREQ的請(qǐng)求。當(dāng)某一通道進(jìn)行DMA傳輸后，產(chǎn)生EOP信號(hào)，則這一通道在禁止自動(dòng)預(yù)置工作條件下的屏蔽位置“1”。必須再次編程，使該通道屏蔽位復(fù)位，才能進(jìn)行下一次的DMA傳輸。圖7.5.11單個(gè)通道屏蔽字格式②清主屏蔽寄存器(DMA+0EH)。圖7.5.12主屏蔽寄存器格式③寫(xiě)主屏蔽寄存器(DMA+0FH)。主屏蔽寄存器若采用DMA+0FH端口地址號(hào)，可用寫(xiě)入一條主屏蔽命令分別對(duì)4個(gè)通道相應(yīng)位進(jìn)行復(fù)位(允許)及置位(禁止)DMA請(qǐng)求。應(yīng)注意，當(dāng)系統(tǒng)RESET復(fù)位或用軟件置位(主清除命令DMA+0DH)時(shí)，主屏蔽寄存器各位均被置位，即禁止所有通道接受DMA請(qǐng)求。如果采用上述3個(gè)端口(DMA+0AH、+0EH、+0FH)之一對(duì)某一通道復(fù)位屏蔽位后，即可響應(yīng)DMA請(qǐng)求。然而，只要該通道不采用自動(dòng)預(yù)置操作，那么當(dāng)本次DMA傳輸結(jié)束，產(chǎn)生一個(gè)有效的EOP信號(hào)后，其通道屏蔽位又被自動(dòng)置位。所以，若要進(jìn)行下一次DMA傳輸，必須再次初始化編程，使通道屏蔽位復(fù)位，才能允許下一次DMA傳輸。(8)狀態(tài)寄存器(DMA+8)。圖7.5.13狀態(tài)字格式2.端口地址表7.5.28237A-5端口地址、讀/寫(xiě)操作區(qū)分表表7.5.3通道寄存器尋址信號(hào)表表7.5.3通道寄存器尋址信號(hào)表7.5.48237A-5在系統(tǒng)中的應(yīng)用圖7.5.14PC/ATDMA系統(tǒng)邏輯結(jié)構(gòu)示意圖（a）PC/ATDMA系統(tǒng)硬件邏輯結(jié)構(gòu)示意圖；(b)PC/ATDMA系統(tǒng)邏輯示意圖

圖7.5.15PC/ATDMA系統(tǒng)邏輯結(jié)構(gòu)示意圖（a）PC/ATDMA系統(tǒng)硬件邏輯結(jié)構(gòu)示意圖；(b)PC/ATDMA系統(tǒng)邏輯示意圖

一個(gè)完整的DMA傳輸過(guò)程必須經(jīng)過(guò)4個(gè)階段，PC/ATDMA系統(tǒng)也是如此：

(1)DMA請(qǐng)求。DMA控制器(8237)接受由I/O接口發(fā)來(lái)的DMA請(qǐng)求信號(hào)DREQ，并經(jīng)判優(yōu)后向總線裁決邏輯提出總線請(qǐng)求HRQ信號(hào)。

(2)DMA響應(yīng)。由總線裁決邏輯對(duì)總線請(qǐng)求進(jìn)行裁決。如CPU不再對(duì)DMA初始編程，則當(dāng)CPU完成當(dāng)前總線周期后予以響應(yīng)，允許進(jìn)行DMA傳輸。CPU放棄對(duì)總線的控制權(quán)，向8237DMA控制器發(fā)出總線應(yīng)答信號(hào)HLDA。

(3)DMA傳輸。由DMA控制器控制總線，發(fā)出相應(yīng)的地址與控制信息，按要傳輸?shù)淖止?jié)數(shù)直接控制I/O接口與RAM的數(shù)據(jù)交換。

(4)DMA傳輸結(jié)束。當(dāng)DMA傳輸結(jié)束時(shí)，DMA控制器產(chǎn)生計(jì)數(shù)終止信號(hào)EOP，并通過(guò)接口向CPU提出中斷請(qǐng)求，以使CPU進(jìn)行DMA傳輸正確性檢查并重新獲得對(duì)總線的控制權(quán)。在PC/ATDMA系統(tǒng)可支持7個(gè)通道DMA傳輸。除通道2為軟盤(pán)驅(qū)動(dòng)器的接口和通道0留作SDLC通信適配器應(yīng)用外，其余通道3、5、6、7均留作擴(kuò)充使用。

表7.5.4PC/ATDMA通道的使用從DMA芯片的4個(gè)通道(0~3通道)仍按8位數(shù)據(jù)最大傳輸64KB設(shè)計(jì)外，主DMA芯片的5、6、7號(hào)通道都是按16位數(shù)據(jù)最大傳輸64K字(即128KB)設(shè)計(jì)的。同時(shí)，兩者都有尋址16MB空間的能力。

CPU對(duì)0＃8237A-5從DMA芯片編程端口地址為00H~0FH，即DMA+0H~DMA+15(設(shè)DMAEQU0)或DMA+0~0FH。對(duì)應(yīng)通道0、1、2、3的頁(yè)面寄存器端口地址分別為87H、83H、81H、82H。

1＃8237A-5主DMA芯片使用字邊界，故CPU對(duì)此芯片編程端口也應(yīng)使用字邊界，其起始端口定義為C0H。每個(gè)端口地址間隔為2，故端口地址號(hào)為DMA1+2~DMA1+30(設(shè)DMA1EQUC0H)，或DMA1+0H~DMA1+1EH。對(duì)應(yīng)通道5、6、7頁(yè)面寄存器端口地址分別為8BH、89H、8AH。DMA刷新頁(yè)面寄存器端口地址為8FH。表8.12列出了PC/AT中DMA芯片端口地址數(shù)，表8.13給出了DMA系統(tǒng)涉及的I/O端口地址。表7.5.5PC/AT中DMA芯片端口地址表7.5.6PC/ATDMA和頁(yè)面寄存器I/O地址7.6.18237A-5的初始化編程

(1)對(duì)通道方式字寄存器置入工作方式字；

(2)將存儲(chǔ)器中傳輸數(shù)據(jù)的起始地址分成兩部為：先將低16位地址分低、高8位兩次送入該通道的基地址/當(dāng)前地址寄存器，再將高4位(A16~A19)或高8位(A16~A23)地址送入對(duì)應(yīng)于該通道的頁(yè)面寄存器中；

(3)將本次DMA傳送的字節(jié)數(shù)的值減1，然后分低8位、高8位置入該通道的基字節(jié)/當(dāng)前字節(jié)寄存器中；

(4)開(kāi)放該通道，由該通道的DREQ啟動(dòng)DMA傳送過(guò)程。下面，以PC/AT中軟盤(pán)的DMA傳輸為例，給出系統(tǒng)上電自舉時(shí)，ROM-BIOS對(duì)通道2初始化編程程序。；初始化DMA通道2；輸入：；AL=DMA方式字節(jié)。； 46H—通道2，DMA寫(xiě)，單一傳輸(讀軟盤(pán))。； 4AH—通道2，DMA讀，單一傳輸(寫(xiě)軟盤(pán))。； 42H—通道2，DMA校驗(yàn)，單一傳輸(軟盤(pán)校驗(yàn))。； DH=要傳輸?shù)纳葏^(qū)數(shù)。； ES:BX=RAM緩沖區(qū)首地區(qū)(段地址：偏移量)。；返回：；AX被破壞。；CY=1，初始化不成功。；CY=0，初始化成功。；程序中使用符號(hào)的定義。DMAEQU 0；DMA通道起始端口地址。DMA-SETUPPROCNEAR;DMA初始化過(guò)程。

PUSHCX；保存寄存器。

CLI；關(guān)中斷。

OUTDMA+12,AL;清除先/后觸發(fā)器。

JMP$+2;為滿足CPU對(duì)8237A-5連續(xù)寫(xiě)時(shí)序要求。；設(shè)備方式字寄存器。

OUTDMA+11,AL;寫(xiě)入方式字寄存器。

MOVAX，ES；取RAM段地址。

MOVCL，4；循環(huán)左移4位。

ROLAX，CLMOVCH，AL ；最高4位保存在CH。

ANDAL，0F0H ；獲取低16位地址。

ADDAX，BXJNCJ33INCCH ；進(jìn)位加到高4位地址。；預(yù)置地址寄存器和頁(yè)面寄存器。J33：

PUSHAX ；保存低16位地址。

OUTDMA+4,AL ;預(yù)置通道2地址寄存器。

JMP$+2MOVAL，AHOUTDMA+4,AL ;先低字節(jié)，后高字節(jié)。

MOVAL，CH ；取最高4位地址。

JMP$+2ANDAL，0FHOUT081H，AL ；預(yù)置通道2對(duì)應(yīng)的頁(yè)面寄存器。；預(yù)置字節(jié)計(jì)數(shù)器。

MOVAH，DH ；取傳輸扇區(qū)數(shù)。

SUBAL，AL ；乘以256(AL=0)。

SHRAX，1 ；右移，即變成乘以128。

PUSHAX ；保存“扇區(qū)數(shù)與128的乘積”。

MOVBX，6 ；設(shè)置GET-PARM入口參數(shù)。

CALLGET-PARM ；調(diào)用取基數(shù)子過(guò)程。

MOVCL，AH ；返回到AH為基數(shù)N，保存在CL。

POP AX ；取出乘積值。

SHL AX，CL ；右移返回值次數(shù)。

DEC AX ；傳輸字節(jié)值減1。

PUAH