微機(jī)原理接口技術(shù)06-IO接口與總線技術(shù)

介紹輸入輸出I/O端口的編址；數(shù)據(jù)傳送的基本方式（無條件、查詢、中斷、DMA）；介紹總線的分級結(jié)構(gòu)，總線的仲裁和傳輸方式；概述微型計(jì)算機(jī)系統(tǒng)的三代總線標(biāo)準(zhǔn)，重點(diǎn)分析PCI總線；描述顯示卡使用的AGP圖形接口和系統(tǒng)常用的外部總線、串行的USB總線的電氣特性及數(shù)據(jù)交換格式等。

第6章I/O接口與總線技術(shù)

輸入/輸出接口電路是微機(jī)系統(tǒng)的重要組成部分，微機(jī)通過它們與外部設(shè)備進(jìn)行數(shù)據(jù)交換。各種外部設(shè)備通過輸入輸出接口（Input/OutputInterface）與系統(tǒng)連接，并在接口電路的支持下實(shí)現(xiàn)數(shù)據(jù)的傳送和操作控制。6.1輸入/輸出接口（I/O接口）

常用的外部設(shè)備有鍵盤、鼠標(biāo)、顯示器、打印機(jī)、繪圖儀、網(wǎng)卡、軟硬盤驅(qū)動(dòng)器、數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、掃描儀等，它們通過掛接在總線上的接口電路與微處理器相連。接口電路以其功能可分為兩類：一是微處理器所需的輔助/控制電路，利用這些電路，微處理器可獲得時(shí)鐘信號或接收外部的中斷請求等；二是輸入/輸出接口電路，它們使微處理器可接收外部設(shè)備送來的信息或?qū)⑿畔l(fā)送給外部設(shè)備。

6.1輸入/輸出接口（I/O接口）

微機(jī)系統(tǒng)的輸入/輸出信息是通過I/O接口電路進(jìn)行的。I/O接口電路是計(jì)算機(jī)與外部設(shè)備間傳送信息的部件，它是把外部設(shè)備連接到總線上的一組邏輯電路的總稱，從而實(shí)現(xiàn)外部設(shè)備與CPU之間的信息交換。接口技術(shù)專門研究CPU與外部設(shè)備間的數(shù)據(jù)傳送方式、接口電路的工作原理和使用方法等。6.1.1輸入/輸出信息I/O接口的典型結(jié)構(gòu)6.1.1輸入/輸出信息

1.數(shù)據(jù)信息

（1）數(shù)字量：數(shù)字量是使用二進(jìn)制形式表示的數(shù)據(jù)、圖形、文字等信息。

（2）模擬量：連續(xù)變化的物理量，如溫度、壓力等。由傳感器先將其變?yōu)殡妷夯螂娏餍盘枺ㄟ^模/數(shù)轉(zhuǎn)換器變成數(shù)字量，送入計(jì)算機(jī)處理。

（3）開關(guān)量：用開關(guān)量可表示兩種狀態(tài)，如開關(guān)的閉與合、電機(jī)的轉(zhuǎn)與停、三極管的通與斷等，這樣的量用一位二進(jìn)制數(shù)表示即可。6.1.1輸入/輸出信息

2.狀態(tài)信息

狀態(tài)信息反映了外部設(shè)備當(dāng)前所處的工作狀態(tài)，是外部設(shè)備發(fā)送給CPU的，用來協(xié)調(diào)CPU和外部設(shè)備間的操作。對于輸入設(shè)備通常用準(zhǔn)備好（READY）信號表示輸入數(shù)據(jù)是否準(zhǔn)備好；對于輸出設(shè)備常用忙（BUSY）信號表示輸出設(shè)備是否處于空閑狀態(tài)。若有空閑，則可接收CPU送來的信息，否則CPU將等待。6.1.1輸入/輸出信息

3.控制信息

控制信息是CPU發(fā)送給外部設(shè)備的，以控制外部設(shè)備的工作。如對外部設(shè)備的初始化、外部設(shè)備的啟動(dòng)和停止等控制信息。6.1.1輸入/輸出信息

1．對輸入/輸出數(shù)據(jù)進(jìn)行緩沖與暫存在微機(jī)中CPU通過接口與外部設(shè)備交換信息。因輸入接口連接在數(shù)據(jù)總線上，所以只有當(dāng)CPU從該接口輸入數(shù)據(jù)時(shí)才允許選通的輸入接口將數(shù)據(jù)送到總線上，由CPU讀取，其他時(shí)間不得占用總線。因此一般使用三態(tài)緩沖器作輸入接口，當(dāng)CPU未選中此接口時(shí)三態(tài)緩沖器的輸出為高阻狀態(tài)。6.1.2I/O接口的功能

輸出時(shí)CPU通過總線將數(shù)據(jù)傳送到輸出接口內(nèi)的數(shù)據(jù)寄存器中，再由外部設(shè)備讀取。在CPU向它寫入新的數(shù)據(jù)前此數(shù)據(jù)將保持不變。數(shù)據(jù)寄存器一般有鎖存器實(shí)現(xiàn)，如74LS273。輸出接口有鎖存環(huán)節(jié)，輸入接口有緩沖環(huán)節(jié)。6.1.2I/O接口的功能

2．實(shí)現(xiàn)信號形式和數(shù)據(jù)類型的轉(zhuǎn)換計(jì)算機(jī)直接處理的信號一般是二進(jìn)制的形式，外部設(shè)備不能直接使用；而外部設(shè)備所送的信號可能為一定范圍的數(shù)字量、脈沖量或開關(guān)量，不能由計(jì)算機(jī)直接處理。輸入/輸出口必須進(jìn)行信號電平與類型的轉(zhuǎn)換，如信號形式匹配(A/D、D/A)、信息格式(字節(jié)流、塊、數(shù)據(jù)包、幀)、電平、功率、碼制等需解決的問題，將它們轉(zhuǎn)變成適合對方的形式才可。

6.1.2I/O接口的功能

3．緩解外部設(shè)備與CPU工作速度的差異

I/O接口既向CPU進(jìn)行聯(lián)絡(luò)，又向外部設(shè)備進(jìn)行聯(lián)絡(luò)，從而實(shí)現(xiàn)了兩者的速度匹配。同時(shí)可對外部設(shè)備進(jìn)行監(jiān)測、控制與管理、中斷處理、時(shí)序匹配(定時(shí)關(guān)系)、總線隔離(三態(tài)門)、提供信號電平和驅(qū)動(dòng)能力(電平轉(zhuǎn)換器、驅(qū)動(dòng)器)、地址譯碼與設(shè)備選擇。

6.1.2I/O接口的功能

4．實(shí)現(xiàn)I/O端口的尋址

微機(jī)系統(tǒng)中會(huì)有許多外部設(shè)備，一個(gè)外部設(shè)備的接口電路中又可能占用多個(gè)I/O端口（PORT），每個(gè)端口用來保存和交換不同的信息。每個(gè)端口必須有各自的端口地址供CPU訪問。所以接口電路中包含有地址譯碼電路使CPU能夠?qū)ぶ返矫總€(gè)端口。6.1.2I/O接口的功能6.1.3I/O接口芯片的分類

1.通用接口芯片

支持通用的數(shù)據(jù)輸入輸出和控制的接口芯片；如單向三態(tài)緩沖器74LS244,基本輸出接口芯片，如鎖存器74LS273和74LS373等。2.面向外設(shè)的專用接口芯片

針對某種外設(shè)設(shè)計(jì)、與該種外設(shè)接口；如并行接口8255、串行接口8250等。

3.面向微機(jī)系統(tǒng)的專用接口芯片

與CPU和系統(tǒng)配套使用，以增強(qiáng)其總體功能；如中斷控制接口8259、DMA接口等。有的接口電路具有可編程性，有的接口電路具有多種功能和工作方式，可以通過編程的方法選定其中一種接口。

接口軟件有兩類：一是初始化程序段，用于設(shè)定芯片工作方式等；二是數(shù)據(jù)交換程序段，用于管理、控制、驅(qū)動(dòng)外部設(shè)備。6.1.4I/O接口的尋址方式CPU與外部設(shè)備的數(shù)據(jù)交換，是通過I/O接口進(jìn)行的。為了區(qū)分每一個(gè)接口，我們采用對每一個(gè)I/O接口進(jìn)行編號，即稱其為I/O接口的地址。利用I/O接口的地址可以很方便的確定外部設(shè)備使用的I/O接口，這就是對I/O接口的尋址。對I/O接口的編號，也稱為編址，可以有兩種方式。

如圖所示，在這種方式中，把外部設(shè)備接口與內(nèi)存統(tǒng)一進(jìn)行編址，故每一個(gè)外部設(shè)備端口占有存儲(chǔ)器的一個(gè)地址。

1.I/O接口的統(tǒng)一編址6.1.4I/O接口的尋址方式在80X86系列微機(jī)系統(tǒng)中采用這種工作方式，外設(shè)地址空間和內(nèi)存地址空間相互獨(dú)立。CPU有專門的I/O指令和相應(yīng)的控制電路、控制信號，用地址來區(qū)分不同的外設(shè)。2.I/O端口獨(dú)立編址6.1.4I/O接口的尋址方式CPU用地址來選擇外設(shè)，I/O端口獨(dú)立編址，不占用存儲(chǔ)器的地址空間，使CPU具有較大的內(nèi)存空間。訪問I/O端口使用專用的輸入指令I(lǐng)N和輸出指令OUT。其優(yōu)點(diǎn)是要尋址的外設(shè)的端口地址，顯然比內(nèi)存單元的地址要少得多，譯碼電路簡單，存儲(chǔ)器與I/O的操作指令不同，程序比較清晰；存儲(chǔ)器與I/O端口獨(dú)立編址，可以分別設(shè)計(jì)。

6.1.4I/O接口的尋址方式

在微機(jī)控制外部設(shè)備期間，最基本的操作是傳送數(shù)據(jù)。但外部設(shè)備的速度慢，如何使CPU與外部設(shè)備的速度匹配，確保數(shù)據(jù)傳送的正確和高效是很重要的問題。一般情況下微機(jī)系統(tǒng)與外部設(shè)備間的數(shù)據(jù)傳送，即CPU與I/O接口間的信息傳送，稱為信息交換。

6.2CPU與外設(shè)的數(shù)據(jù)傳送方式無條件傳送方式用于低速外設(shè)，在這種情況下，外設(shè)始終處于準(zhǔn)備就緒狀態(tài)，可與CPU無條件的進(jìn)行信息交換；查詢傳送方式也用于低速外設(shè)，在一定的條件下與CPU進(jìn)行信息交換；中斷控制傳送方式用于中、低速外設(shè)，要求在傳送過程中CPU有較高的工作效率；DMA方式用于高速外設(shè)與計(jì)算機(jī)系統(tǒng)進(jìn)行信息交換的場合。6.2CPU與外設(shè)的數(shù)據(jù)傳送方式

程序直接控制傳送方式是由程序來控制微機(jī)與I/O接口間的信息傳送。通常的方法是在用戶程序中安排了由I/O指令和其他指令組成的程序段，直接控制I/O接口的輸入、輸出操作。程序直接控制傳送方式又分為無條件傳送方式與查詢傳送方式。6.2.1無條件傳送方式

無條件傳送方式是指數(shù)據(jù)的傳送過程中，發(fā)送與接收數(shù)據(jù)的雙方均不查詢判斷對方的狀態(tài)，直接進(jìn)行無條件的數(shù)據(jù)傳送。這種方式程序設(shè)計(jì)簡單，一般適用于總是處于準(zhǔn)備好狀態(tài)的外設(shè)。如讀取開關(guān)的狀態(tài)、發(fā)光器件、繼電器、步進(jìn)電機(jī)等。缺點(diǎn)是只適用于簡單外設(shè)，適應(yīng)范圍較窄。6.2.1無條件傳送方式

CPU與I/O設(shè)備的工作往往是異步的，很難保證當(dāng)CPU執(zhí)行輸入操作時(shí)，外設(shè)已把要輸入的信息準(zhǔn)備好了；而當(dāng)CPU執(zhí)行輸出時(shí)，外設(shè)的寄存器（用于存放CPU輸出數(shù)據(jù)的寄存器）一定是空的。所以，通常程序控制的傳送方式在傳送之前，必須要查詢一下外設(shè)的狀態(tài)，當(dāng)外設(shè)準(zhǔn)備就緒了才傳送；若未準(zhǔn)備好，則CPU等待。

6.2.2查詢傳送方式

1.查詢式輸入在輸入時(shí)，CPU必須了解外設(shè)的狀態(tài)，看外設(shè)是否準(zhǔn)備好。當(dāng)輸入設(shè)備的數(shù)據(jù)已準(zhǔn)備好后，發(fā)出一個(gè)選通信號，一邊把數(shù)據(jù)送入鎖存器，一邊給出Ready的狀態(tài)信號“1”。而數(shù)據(jù)與狀態(tài)必須由不同的端口輸至CPU數(shù)據(jù)總線。當(dāng)CPU要由外設(shè)輸入信息時(shí)，先輸入狀態(tài)信息，檢查數(shù)據(jù)是否已準(zhǔn)備好，當(dāng)數(shù)據(jù)已經(jīng)準(zhǔn)備好后，才輸入數(shù)據(jù)。讀入數(shù)據(jù)的指令，使?fàn)顟B(tài)信息清“0”。

6.2.2查詢傳送方式

2.查詢式輸出在輸出時(shí)CPU也必須了解外設(shè)的狀態(tài)，看外設(shè)是否有空（即外設(shè)是否正處在輸出狀態(tài)，或外設(shè)的數(shù)據(jù)寄存器是空的，可以接收CPU輸出的信息），若有空，則CPU執(zhí)行輸出指令，否則就等待。

6.2.2查詢傳送方式查詢傳送方式6.2.2查詢傳送方式

在查詢傳送方式中，CPU要不斷地詢問外設(shè)，當(dāng)外設(shè)沒有準(zhǔn)備好時(shí)，CPU要等待，不能進(jìn)行別的操作，這樣就浪費(fèi)了CPU的時(shí)間。而且許多外設(shè)的速度是較低的，如鍵盤、打印機(jī)等等，它們輸入或輸出一個(gè)數(shù)據(jù)的速度是很慢的，在這個(gè)過程中，CPU可以執(zhí)行大量的指令。6.2.3中斷傳送方式

為了提高CPU的效率，可采用中斷的傳送方式：在輸入時(shí)，若外設(shè)的輸入數(shù)據(jù)已存入寄存器；在輸出時(shí)，若外設(shè)已把上一個(gè)數(shù)據(jù)輸出，輸出寄存器已空，由外設(shè)向CPU發(fā)出中斷請求，CPU就暫停原執(zhí)行的程序（即實(shí)現(xiàn)中斷），轉(zhuǎn)去執(zhí)行輸入或輸出操作（中斷服務(wù)），待輸入輸出操作完成后即返回，CPU再繼續(xù)執(zhí)行原來的程序。這樣就可以大大提高CPU的效率，而且允許CPU與外設(shè)（甚至多個(gè)外設(shè)）同時(shí)工作。

6.2.3中斷傳送方式

中斷傳送仍是由CPU通過程序來傳送，每次要保護(hù)斷點(diǎn)，保護(hù)現(xiàn)場需用多條指令，每條指令要有取指和執(zhí)行時(shí)間。這對于一個(gè)高速I/O設(shè)備，以及成組交換數(shù)據(jù)的情況，例如磁盤與內(nèi)存間的信息交換，就顯得速度太慢了。所以希望用硬件在外設(shè)與內(nèi)存間直接進(jìn)行數(shù)據(jù)交換（DMA），而不通過CPU，這樣數(shù)據(jù)傳送的速度的上限就取決于存儲(chǔ)器的工作速度。

6.2.4直接數(shù)據(jù)通道傳送方式（DMA）

通常系統(tǒng)的地址和數(shù)據(jù)總線以及一些控制信號線是由CPU管理的。在DMA方式時(shí)，就希望CPU把這些總線讓出來（即CPU連到這些總線上的線處于第三態(tài)—高阻狀態(tài)），而由DMA控制器接管，控制傳送的字節(jié)數(shù)，判斷DMA是否結(jié)束，以及發(fā)出DMA結(jié)束等信號。這些都是由硬件實(shí)現(xiàn)的。6.2.4直接數(shù)據(jù)通道傳送方式（DMA）

1.DMA控制器（DMAC）的基本功能

DMAC是控制存儲(chǔ)器和外部設(shè)備之間直接高速地傳送數(shù)據(jù)的硬件電路，它應(yīng)能取代CPU，用硬件完成各項(xiàng)功能。具體地是應(yīng)具有如下功能：（1）能接收外設(shè)的請求，向CPU發(fā)出DMA請求信號。（2）當(dāng)CPU發(fā)出DMA響應(yīng)信號之后，接管對總線的控制，進(jìn)入DMA方式。6.2.4直接數(shù)據(jù)通道傳送方式（DMA）

（3）能尋址存儲(chǔ)器，即能輸出地址信息和修改地址。（4）能向存儲(chǔ)器和外設(shè)發(fā)出相應(yīng)的讀/寫控制信號。（5）能控制傳送的字節(jié)數(shù)，判斷DMA傳送是否結(jié)束。（6）在DMA傳送結(jié)束以后，能結(jié)束DMA請求信號，釋放總線，使CPU恢復(fù)正常工作。

6.2.4直接數(shù)據(jù)通道傳送方式（DMA）

2.DMA傳送方式

（1）單字節(jié)方式：每次DMA請求只傳送一個(gè)字節(jié)數(shù)據(jù)，每傳送完一個(gè)字節(jié)，都撤除DMA請求信號，釋放總線。

（2）字節(jié)（字符）組方式：每次DMA請求連續(xù)傳送一個(gè)數(shù)據(jù)塊，待規(guī)定長度的數(shù)據(jù)塊傳送完了以后，才撤除DMA請求，釋放總線。6.2.4直接數(shù)據(jù)通道傳送方式（DMA）總線是一種數(shù)據(jù)通道，由系統(tǒng)中各部件所共享?；蛘哒f，是在部件與部件之間、設(shè)備與設(shè)備之間傳送信息的一組公用信號線。在主控設(shè)備（部件和設(shè)備）的控制之下，將發(fā)送設(shè)備（部件和設(shè)備）發(fā)出的信息準(zhǔn)確地傳送給某個(gè)接收設(shè)備（部件和設(shè)備）的信號通路。6.3總線技術(shù)6.3.1總線的概念

總線的特點(diǎn)在于其公用性，即它可同時(shí)掛接多個(gè)部件或設(shè)備。如果是某兩個(gè)部件或設(shè)備之間專用的信號連線，就不能稱之為總線。所以總線是連接計(jì)算機(jī)硬件系統(tǒng)內(nèi)多種設(shè)備的通信線路。總線的一個(gè)很重要的特征是傳輸媒質(zhì)由總線上的所有部件所共享，可以將計(jì)算機(jī)系統(tǒng)內(nèi)的多種部件連接到總線上。6.3.1總線的概念

通?？偩€是由多條通信路徑或線路組成的，而每一條信號線僅能傳送二進(jìn)制的0或1信號。在一段時(shí)間里，一條信號線就能傳送一串的二進(jìn)制信息，將幾條信號線組合在一起，這樣總線就可以在同一時(shí)間并行地傳輸二進(jìn)制信息。像一個(gè)字節(jié)信息就可以通過總線中的8條信號線完成信息的傳輸。6.3.1總線的概念

計(jì)算機(jī)系統(tǒng)中含有多種總線，計(jì)算機(jī)系統(tǒng)內(nèi)各個(gè)層次之間的信息傳送就是由總線來完成的?？偩€上的任何一個(gè)部件發(fā)出的信息，計(jì)算機(jī)系統(tǒng)內(nèi)所有連接到總線上的部件都可以接收得到。但在進(jìn)行信息傳輸時(shí)，每一次只能有一個(gè)叫做主控設(shè)備的部件可以利用總線給一個(gè)叫做從屬設(shè)備的部件發(fā)送信息。6.3.1總線的概念

1．主控設(shè)備（Master）主控設(shè)備是控制總線操作的一個(gè)模塊?？偩€主控設(shè)備一旦被確認(rèn)就可以對總線進(jìn)行控制，并能夠著手進(jìn)行數(shù)據(jù)傳送。也就是說，如果一個(gè)模塊欲向另一個(gè)模塊發(fā)送數(shù)據(jù)，它就要獲得對總線的使用權(quán)，成為總線主控設(shè)備，才可以通過總線將數(shù)據(jù)傳送給另一個(gè)設(shè)備。6.3.1總線的概念2．從屬設(shè)備（Slave）從屬設(shè)備能夠響應(yīng)在總線上對數(shù)據(jù)進(jìn)行傳送的請求，但總線從屬設(shè)備自己不能啟動(dòng)這種在總線上進(jìn)行數(shù)據(jù)傳送的請求。如果一個(gè)模塊欲接收從總線主控設(shè)備發(fā)過來的數(shù)據(jù)，首先必須獲得對總線的使用權(quán)，答應(yīng)總線主控設(shè)備，發(fā)出可以收數(shù)據(jù)的響應(yīng)信號。然后等待總線主控設(shè)備發(fā)出的數(shù)據(jù)，并且在控制總線的控制之下接收從數(shù)據(jù)總線上傳送過來的數(shù)據(jù)。6.3.1總線的概念

在計(jì)算機(jī)系統(tǒng)內(nèi)擁有多種總線，它們在各個(gè)層次上，為各部件之間的通信提供通路。

1.按信號性質(zhì)分除電源線外，總線按其所傳輸信號的性質(zhì)可分為三類：地址總線AB數(shù)據(jù)總線DB

控制總線CB

6.3.2總線分類地址總線相對較簡單，微處理器CPU和其它總線部件作為主控模塊時(shí)其地址線都是輸出的，輸出給要尋址的從模塊，如存儲(chǔ)器或I/O端口等；當(dāng)總線部件作為受控的從模塊時(shí)，其地址線都是輸入的，接收主模塊送來的地址信號以決定要訪問的從模塊之具體單元。數(shù)據(jù)線一般都是雙向傳輸，在主從模塊間傳送、交換數(shù)據(jù)。6.3.2總線分類

控制總線則比較復(fù)雜，即使功能相同的模塊因型號不同也有顯著差別，如不同型號的CPU其地址總線和數(shù)據(jù)總線大致相似，而控制總線卻差異較大。正是控制總線的不同特性，決定了各種模塊的不同接口特點(diǎn)。控制總線的基本功能是控制存儲(chǔ)器及I/O讀寫操作，此外還包括中斷與DMA控制、總線判決、數(shù)據(jù)傳輸握手聯(lián)絡(luò)等。

6.3.2總線分類

2.按系統(tǒng)層次分整個(gè)計(jì)算機(jī)系統(tǒng)包含許多模塊，這些模塊功能不同、性能各異，位于系統(tǒng)的不同層次上，整個(gè)系統(tǒng)按模塊化構(gòu)建，采用多總線分級結(jié)構(gòu)。同一類型的總線在不同的層面上連接不同部位上的模塊，其名稱、作用、數(shù)量、電氣特性和形態(tài)各不相同，按總線連接的對象和所處系統(tǒng)的層次來分，總線有芯片級總線、系統(tǒng)總線、局部總線和外部總線。6.3.2總線分類芯片級總線：用于模塊內(nèi)芯片一級的互連，是芯片與外圍支撐芯片的連接總線。系統(tǒng)總線：連接計(jì)算機(jī)系統(tǒng)內(nèi)部各模塊的主干線，是連接芯片級總線、局部總線和外部總線的紐帶。局部總線：插在系統(tǒng)總線與CPU總線之間，直接連接CPU總線與高速外設(shè)的傳輸通道。外部總線：外部總線又稱設(shè)備總線，是連接計(jì)算機(jī)與外部設(shè)備的總線。

6.3.2總線分類

3.按傳輸方式分

并行總線中的每個(gè)信號都有自己的傳輸線，所有信號并行傳送；串行總線一般只用一條或少數(shù)幾條傳輸線，信號在一條傳輸線上依次順序串行傳輸。串行總線以前通常用于連接串行設(shè)備和通信線路，多屬外部總線，傳統(tǒng)的計(jì)算機(jī)結(jié)構(gòu)中多數(shù)采用并行總線；由于串行總線引腳少、功耗低，串行技術(shù)得到飛速發(fā)展

6.3.2總線分類總線上連接的設(shè)備越多，傳輸延遲就越大，尤其是當(dāng)總線控制頻繁地由一個(gè)設(shè)備傳遞到另一個(gè)設(shè)備時(shí)。當(dāng)聚集的總線傳輸請求接近總線容量時(shí)，總線便會(huì)成為瓶頸。通過提高總線的數(shù)據(jù)傳輸率可以緩解之，但視頻控制器、網(wǎng)絡(luò)接口等所需求的數(shù)據(jù)傳輸率增長很快，單總線解決不了傳輸瓶頸。6.3.3多總線分級結(jié)構(gòu)

1.傳統(tǒng)總線結(jié)構(gòu)傳統(tǒng)總線結(jié)構(gòu)中，局部總線連接處理器和高速緩存，支持一個(gè)或多個(gè)高速局部設(shè)備（模塊）。高速緩存通過高速緩存控制器連接到局部總線和系統(tǒng)總線，經(jīng)系統(tǒng)總線連到所有的主存儲(chǔ)器模塊。將主存儲(chǔ)器從局部總線移到系統(tǒng)總線，可使主存儲(chǔ)器及I/O端口通過系統(tǒng)總線的數(shù)據(jù)傳輸而不影響處理器的活動(dòng)。

6.3.3多總線分級結(jié)構(gòu)6.3.3多總線分級結(jié)構(gòu)

傳統(tǒng)總線結(jié)構(gòu)還使用一個(gè)或多個(gè)擴(kuò)充總線，通過擴(kuò)充總線接口來緩沖系統(tǒng)總線和擴(kuò)充總線上的I/O控制器之間的數(shù)據(jù)傳輸。與將I/O控制器直接連到系統(tǒng)總線的結(jié)構(gòu)相比，該結(jié)構(gòu)不僅將處理器與存儲(chǔ)器的通信與I/O通信隔開，從而使數(shù)據(jù)傳輸更高效，而且支持更廣泛的I/O設(shè)備，適應(yīng)性更廣。

6.3.3多總線分級結(jié)構(gòu)

2.高性能總線結(jié)構(gòu)

6.3.3多總線分級結(jié)構(gòu)

高速緩存控制器集成到連接高速總線的橋或設(shè)備緩沖器中。高速緩沖控制器經(jīng)局部總線連接處理器，經(jīng)系統(tǒng)總線連接主存儲(chǔ)器。

低速設(shè)備仍由擴(kuò)充總線支持，經(jīng)擴(kuò)充總線接口來緩沖擴(kuò)充總線和高速總線之間的通信流量。連接到高速總線上的設(shè)備經(jīng)高速緩沖/橋與CPU局部總線相連，進(jìn)行高速數(shù)據(jù)傳輸，6.3.3多總線分級結(jié)構(gòu)

3.奔騰機(jī)分級總線結(jié)構(gòu)

6.3.3多總線分級結(jié)構(gòu)

圖中與微處理器直接相連的是高速主總線系統(tǒng)，其上連接有高速緩存Cache和系統(tǒng)控制邏輯。系統(tǒng)控制邏輯一般稱為“北橋”控制邏輯，上面設(shè)有AGP接口（接插顯卡，支持對圖形控制器和整個(gè)顯示的控制）、系統(tǒng)主存儲(chǔ)器，連到下一級的PCI局部總線等，這些模塊具有較高的數(shù)據(jù)傳輸率。6.3.3多總線分級結(jié)構(gòu)

PCI局部總線上連接有總線轉(zhuǎn)換控制邏輯，通常又稱“南橋”控制邏輯。南橋控制邏輯負(fù)責(zé)PCI總線接口與系統(tǒng)中數(shù)據(jù)傳輸率較低接口之間的數(shù)據(jù)交換，這些接口包括IDE接口、ISA總線接口、USB接口等；另外，南橋邏輯還負(fù)責(zé)一些系統(tǒng)功能管理，包括對中斷請求的管理、DMA的傳輸控制、系統(tǒng)定時(shí)與計(jì)數(shù)等。6.3.3多總線分級結(jié)構(gòu)

一個(gè)模塊占有總線進(jìn)行總線操作須做兩件事：一是獲得總線的使用權(quán)；二是通過總線向另一模塊傳送數(shù)據(jù)；或者經(jīng)相應(yīng)的控制線與地址線向其它模塊發(fā)送請求，然后等待接收另一模塊發(fā)送來的數(shù)據(jù)。6.3.4總線操作

總線類似一個(gè)“公路網(wǎng)”，把系統(tǒng)內(nèi)的各個(gè)模塊連接起來。系統(tǒng)總線相當(dāng)于“公路網(wǎng)”中的國道，芯片級總線相當(dāng)于城市道路，局部總線相當(dāng)于連接到中心城市(即CPU或主控器)的專線，外部總線相當(dāng)于連接到其它“公路網(wǎng)”的道路。主控模塊要占有總線進(jìn)行數(shù)據(jù)傳輸也必須先提出總線申請；當(dāng)多個(gè)主控模塊同時(shí)都提出總線申請時(shí)，必須按一定規(guī)則進(jìn)行仲裁。6.3.4總線操作

任何時(shí)候，只能有一個(gè)部件或模塊占據(jù)、控制、使用總線，稱之為當(dāng)前主模塊或當(dāng)前主控器。主模塊一旦獲得總線控制權(quán)，就開始與另一部件或模塊聯(lián)系，進(jìn)行一次數(shù)據(jù)傳輸，這后一部件或模塊稱為從模塊。主模塊負(fù)責(zé)控制和支配總線，向從模塊發(fā)出命令來指定數(shù)據(jù)傳輸方式和傳輸?shù)牡刂沸畔ⅲㄔ春湍繕?biāo)）。6.3.4總線操作占用總線進(jìn)行數(shù)據(jù)傳輸一般要有四個(gè)階段。

總線請求和仲裁(Busrequest&Arbitration)尋址(Addressing)數(shù)據(jù)傳送(DataTransfer)結(jié)束(Ending)階段

6.3.4總線操作總線仲裁即總線判決，目的是避免多個(gè)主控器同時(shí)占用總線，確保任何時(shí)候總線上最多只有一個(gè)模塊發(fā)送信息。當(dāng)多個(gè)主控模塊同時(shí)提出總線請求時(shí)，仲裁機(jī)構(gòu)以一定的優(yōu)先算法裁決由哪一個(gè)模塊獲得總線使用權(quán)。

6.3.5總線仲裁

按裁決機(jī)構(gòu)的設(shè)置，總線仲裁可分為集中式控制和分布式控制。集中式控制將總線控制邏輯基本上集中于一個(gè)設(shè)備，分布式控制則將總線控制邏輯分散在總線連接的各個(gè)部件或設(shè)備中。按裁決方式主要有定時(shí)查詢、串行鏈接仲裁、并行仲裁和串并仲裁等。

6.3.5總線仲裁

1.定時(shí)查詢

定時(shí)查詢方式中各模塊的總線請求信號經(jīng)一條公共的請求線向控制器發(fā)出，控制器輪流對各模塊進(jìn)行測試看是否有請求。

6.3.5總線仲裁

2.串行鏈接控制串行鏈接仲裁簡稱串鏈仲裁、串行仲裁，又叫“菊花鏈”仲裁(robinDaisychaining)。該仲裁法又有二線菊花鏈、三線菊花鏈、四線菊花鏈之分。

6.3.5總線仲裁

3.并行仲裁并行仲裁又稱獨(dú)立請求仲裁(IndependentRequestArbitration)。該仲裁方式每個(gè)主控器都各自有獨(dú)立的總線請求線BR、總線允許線BG。

6.3.5總線仲裁

4.并串仲裁并串仲裁是把串行仲裁和并行仲裁結(jié)合起來的二維仲裁。

6.3.5總線仲裁總線傳輸方式即總線通信方式，俗稱總線握手方式。握手線的數(shù)目因方式不同而異，握手線以信號電平的某種變化來標(biāo)明總線傳輸?shù)拈_始和結(jié)束，在主從模塊之間實(shí)現(xiàn)可靠的數(shù)據(jù)傳輸。通信方式通常有四種：同步傳輸、異步傳輸、半同步傳輸和周期分裂式傳輸。

6.3.6總線傳輸方式

1.同步傳輸方式該方式的數(shù)據(jù)傳輸在一個(gè)共同的時(shí)鐘信號控制下進(jìn)行，時(shí)鐘通常由時(shí)鐘發(fā)生器/驅(qū)動(dòng)器發(fā)出，經(jīng)分頻電路送到總線上的所有模塊。總線操作有固定的時(shí)序，所有信號與時(shí)鐘的關(guān)系在時(shí)序上是固定的，主控模塊和受控模塊之間沒有其它的應(yīng)答、控制信號。6.3.6總線傳輸方式

2.異步傳輸方式多數(shù)系統(tǒng)中不同模塊的數(shù)據(jù)傳輸速度差異較大，為解決同步傳輸方式的上述缺點(diǎn)，異步傳輸方式得到廣泛應(yīng)用。異步方式又稱應(yīng)答方式，數(shù)據(jù)發(fā)送部件和接收部件之間沒有公用的時(shí)鐘和固定的時(shí)間間隔，依靠相互制約的“握手”信號來協(xié)調(diào)雙方，實(shí)現(xiàn)傳輸?shù)亩〞r(shí)控制。6.3.6總線傳輸方式

3.半同步傳輸方式兼具同步與異步兩者長處而產(chǎn)生的一種混合傳輸方式。該方式中有一個(gè)共同的系統(tǒng)時(shí)鐘脈沖信號(一般由主控模塊發(fā)出)，用作各模塊部件動(dòng)作的時(shí)間基準(zhǔn)，還至少有一條握手線WAIT（等待），由受控器發(fā)給主控器。半同步傳輸方式中，慢速的模塊與快速主模塊按異步方式通信，而快速模塊與主模塊按同步方式通信，具有良好的適應(yīng)性，既有同步傳輸?shù)目焖?，又有異步傳輸?shù)撵`活可靠。6.3.6總線傳輸方式

4.周期分列式總線傳輸前述三種總線傳輸方式，在整個(gè)傳輸周期中，從主控器發(fā)出地址和讀寫命令開始直到數(shù)據(jù)傳輸結(jié)束，系統(tǒng)總線完全由該主控器及其選中的受控器占用。在這整個(gè)過程中，系統(tǒng)總線并未充分利用。為了充分挖掘系統(tǒng)總線上每一瞬間潛力，遂推出了“周期分裂式”總線傳輸方式。6.3.6總線傳輸方式

周期分裂式傳輸既適應(yīng)了慢速模塊(外設(shè))的運(yùn)行，又不降低系統(tǒng)整體性能。在系統(tǒng)具有多個(gè)主控模塊的情況下，它基本消除了前三種傳輸方式中所必然出現(xiàn)的空閑等待狀態(tài)，能在多個(gè)主控模塊之間實(shí)現(xiàn)信息分時(shí)交叉、并行傳輸，提高了總線的利用率。但該方式中的每個(gè)模塊都必須具有總線請求的功能，每個(gè)模塊既是主控器又是受控器，增加了模塊的邏輯復(fù)雜性。6.3.6總線傳輸方式

1.ISA總線

ISA(IndustrialStandardArchitecture)總線是IBM公司為適配PC/AT機(jī)而于1984年推出的16位系統(tǒng)總線標(biāo)準(zhǔn)，它是當(dāng)初PC/XT機(jī)使用的XT總線的擴(kuò)展，XT總線共62線，其插卡/插座分A、B兩面，每面31線，其中數(shù)據(jù)線寬8位，地址線寬20位。XT總線后來又稱ISA8總線。6.4微機(jī)系統(tǒng)常用總線簡介6.4.1PC第一代總線標(biāo)準(zhǔn)

2.MCA總線

MCA(MicroChannelArchitecture：微通道結(jié)構(gòu))總線是IBM公司為了適應(yīng)具有32位數(shù)據(jù)處理能力的386微機(jī)而于1987年推出的真正32位總線，意在解決32位CPU處理能力和低性能的系統(tǒng)總線(8/16位)之間矛盾。MCA構(gòu)思新穎，使用了許多優(yōu)于傳統(tǒng)的精巧設(shè)計(jì)，為以后總線的發(fā)展提供了有益的借鑒。

6.4.1PC第一代總線標(biāo)準(zhǔn)

3.EISA總線

為沖破IBM公司對MCA的壟斷，解決32位微機(jī)I/O瓶頸問題，以Compaq公司為首的九家兼容機(jī)制造商成立了一個(gè)“GangofNine”組織，于1989年聯(lián)合推出了擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)EISA(ExtensionIndustryStandardArchitecture)。EISA具有MCA全部功能，而且與傳統(tǒng)的ISA百分之百兼容，得到迅速推廣。

6.4.1PC第一代總線標(biāo)準(zhǔn)

4.VESA總線

VESAVL由視頻電子標(biāo)準(zhǔn)協(xié)會(huì)VESA(VideoElectronicsStandardAssociation)與六十多家顯示接口制造廠商聯(lián)合開發(fā)的一個(gè)全開放局部總線標(biāo)準(zhǔn)，一般稱VL總線，也叫VESA總線。VLBUS（VESALocalBUS）采用中介式總線結(jié)構(gòu)，將總線擴(kuò)展成兩個(gè)部分。

6.4.1PC第一代總線標(biāo)準(zhǔn)

PCI總線是一種開放的、不依賴于任何微處理器的先進(jìn)的局部總線，速度很高，只要很少芯片就能實(shí)現(xiàn)之，因而很經(jīng)濟(jì)，而且支持把其他總線連到PCI總線上，廣泛用于Pentium(奔騰)機(jī)中。

Intel將所有PCI專利向外公開，PCI規(guī)范得到許多微處理器和外圍設(shè)備生產(chǎn)廠商的支持，不同生產(chǎn)廠商的PCI產(chǎn)品相互兼容。6.4.2第二代PCI總線

1.PCI總線PCI總線性能優(yōu)秀，特點(diǎn)如下：①PCI支持廣泛的基于微處理器的配置；②PCI總線與CPU異步工作；③兼容性好；④具有PnP(PlugandPlay：即插即用)功能。6.4.2第二代PCI總線

2.PCI-X總線

2004年，處理器及其前端總線頻率高達(dá)數(shù)GHz，這些都使PCI的工作頻率和帶寬無法勝任（即使PCI擴(kuò)展到64位也只能提供533MB/s），再加上PCI存在IRQ共享沖突（只能支持有限數(shù)量的設(shè)備），因此HP、Compaq、IBM等公司提出了一種新的I/O接口和總線標(biāo)準(zhǔn)PCI-X（PCI-Extended：增強(qiáng)PCI）。6.4.2第二代PCI總線

3.

AGP高速圖形接口隨著多媒體的廣泛應(yīng)用，3D紋理與幾何材質(zhì)都需要大量顯存和更高的總線帶寬，PCI已不敷應(yīng)用，Intel公司于1997年在PCI基礎(chǔ)上推出高性能圖形總線AGP（theAccelerateGraphicsPorts加速圖形接口）以解決高速視頻顯示問題。

6.4.2第二代PCI總線AGP是專為3D顯示而開發(fā)的一種高性能的內(nèi)部互連總線，以66MHzPCI2.1規(guī)范為基礎(chǔ)的點(diǎn)對點(diǎn)連接。它把需要進(jìn)行高速傳輸?shù)膭?dòng)態(tài)視頻、三維圖形等流媒體數(shù)據(jù)從PCI總線上分離出來，使之在圖形控制器和系統(tǒng)芯片組之間專用的點(diǎn)對點(diǎn)通道上傳輸。從根本上解決了PCI傳輸瓶頸問題，使PCI總線卸下高速顯示數(shù)據(jù)傳輸重?fù)?dān)而全力負(fù)責(zé)其它應(yīng)用的數(shù)據(jù)傳輸，數(shù)據(jù)各行其道，PCI和AGP相得益彰。6.4.2第二代PCI總線

①直接內(nèi)存執(zhí)行DME：允許數(shù)據(jù)量極大的3D紋理數(shù)據(jù)放入系統(tǒng)內(nèi)存而不存入擁擠的幀緩沖區(qū)。②數(shù)據(jù)讀寫流水操作：允許系統(tǒng)處理圖形的控制器對內(nèi)存進(jìn)行多次請求，深度流水線隱去了對內(nèi)存訪問造成的延遲；③并行操作：處理器訪問內(nèi)存的同時(shí)，顯示卡可訪問AGP存儲(chǔ)器，顯示帶寬不與其它設(shè)備共享。④數(shù)據(jù)傳輸率高：AGP以66MHzPCI2.1規(guī)范為基準(zhǔn)，使用32位數(shù)據(jù)總線和雙時(shí)鐘技術(shù)。6.4.2第二代PCI總線

為提高總線帶寬、統(tǒng)一總線標(biāo)準(zhǔn)，3GIO（第三代I/O標(biāo)準(zhǔn)）總線標(biāo)準(zhǔn)PCIExpress應(yīng)運(yùn)而生。PCIExpress將取代PCI、AGP及各種不同內(nèi)部芯片的連接，連通所有I/O，目前，支持PCIExpress的芯片組越來越多，計(jì)算機(jī)系統(tǒng)的未來總線屬于PCIExpress。

6.4.3第三代總線標(biāo)準(zhǔn)PCI-E

傳統(tǒng)的總線技術(shù)通過提高并行傳輸?shù)奈粩?shù)來提高性能，從8位、16位、32位到64位，并行位數(shù)越多，制造難度越大，成本也越高。隨著速度的提升，針頭、接腳、線纜、布線等諸多方面很難解決同步問題，傳統(tǒng)并行總線中與數(shù)據(jù)信號同時(shí)傳輸?shù)脑赐綍r(shí)鐘信號頻率只能達(dá)到1GHz。6.4.3第三代總線標(biāo)準(zhǔn)PCI-E

PCIExpress基于串行技術(shù)，采用4根信號：2根差分信號線用于接收，2根差分信號線用于發(fā)送。信號頻率2.5GHz，采用8/10位編碼，將時(shí)鐘信號直接植入數(shù)據(jù)流中，而不是作為獨(dú)立信號傳輸。對應(yīng)多種通道連接方式，設(shè)置有×1、×4、×8、×16和×32通道連接器，一個(gè)×1的連接有4根傳輸線，一個(gè)×16的連接有64根雙向數(shù)據(jù)傳輸線（16×2個(gè)差分信號對）。

6.4.3第三代總線標(biāo)準(zhǔn)PCI-E

技術(shù)特點(diǎn)(1)點(diǎn)對點(diǎn)互連(2)擴(kuò)展靈活(3)傳輸率高(4)連接具有通用性(5)引線少、功耗低(6)支持熱插拔和即插即用PaP(7)支持兩種類型中斷6.4.3第三代總線標(biāo)準(zhǔn)PCI-E外部總線是微機(jī)系統(tǒng)之間、微機(jī)與外部設(shè)備之間的連線，外部總線通過總線控制器掛接在系統(tǒng)總線上。外部總線有些是專為微型計(jì)算機(jī)外設(shè)而開發(fā)的總線標(biāo)準(zhǔn)，如IDE、SCSI等，有些是借用了其它行業(yè)的總線標(biāo)準(zhǔn)，如電子通信等行業(yè)的串行總線RS-232、并行總線IEEE-488等?，F(xiàn)在使用最廣泛的外部總線當(dāng)屬USB。6.4.4外部總線

1.IDE總線(1)IDE接口智能驅(qū)動(dòng)電路IDE(IntelligentDriveEquipment)總線是1984年Compaq與WD公司聯(lián)合推出的一種硬盤接口標(biāo)準(zhǔn),也稱ATA（PC/ATAttached）端口。

大多數(shù)IDE接口和驅(qū)動(dòng)器不支持DMA（直接存儲(chǔ)器存?。┓绞綌?shù)據(jù)傳輸，而采用PIO（編程輸入輸出）方式。6.4.4外部總線

(2)EIDE接口

為支持更大容量、更多設(shè)備和更高的傳輸速率，為與SCSI接口標(biāo)準(zhǔn)競爭，1993年WD公司推出了增強(qiáng)型IDE接口，即EIDE(EnhancedIDE)接口，又稱ATA-2接口。EIDE接口得到廣泛應(yīng)用，Pentium主板均內(nèi)置了EIDE型接口。應(yīng)用在硬盤接口上，EIDE通常采用PIO傳輸方式。EIDE接口的數(shù)據(jù)傳輸速率可達(dá)16Mbps。

6.4.4外部總線

(3)超級DMA/33超級DMA/3