第三章內(nèi)部存儲器

第三章存儲系統(tǒng)3.1存儲器概述

3.2SRAM存儲器

3.3DRAM存儲器

3.4只讀存儲器和閃速存儲器

3.5并行存儲器

3.6Cache存儲器第3章內(nèi)部存儲器

3.1存儲器概述

3.1.1存儲器分類

3.1.2存儲器的分級結(jié)構(gòu)

3.1.3主存儲器的技術(shù)指標(biāo)

半導(dǎo)體存儲器磁表面存儲器存儲器分類按存儲介質(zhì)分

隨機(jī)存儲器順序存儲器按存取方式分

任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存取時間和存儲單元的物理位置無關(guān)只能按某種順序來存取，存取時間和存儲單元的物理位置有關(guān)只讀存儲器ROM隨機(jī)讀寫存儲器RAM按存儲內(nèi)容可變性分

半導(dǎo)體存儲器磁表面存儲器易失性存儲器非易失性存儲器按信息易失性分

RAM磁表面存儲器主存儲器輔助存儲器高速緩沖存儲器控制存儲器按在計算機(jī)系統(tǒng)中的作用分

局部性一個編寫良好的計算機(jī)程序具有良好的局部性，傾向于引用鄰近于最近引用過的數(shù)據(jù)項，或者引用過得數(shù)據(jù)項本身，這個特性稱為局部性原理。局部性通常有兩種不同形式：時間局部性和空間局部性。具有良好局部性的程序比局部性差的程序運行得更快。局部性原理允許計算機(jī)設(shè)計者通過引入“高速緩存存儲器”的小而快速的存儲器來保存最近唄引用的指令和數(shù)據(jù)項，從而提高對主存的訪問速度。Web瀏覽器將最近被引用的文檔放在本地磁盤上，利用的時間局部性。二維數(shù)組訪問行優(yōu)先訪問intsumarrayrows(inta[][]){intsum=0;intm=a.length;intn=a[0].length;for(inti=0;i<m;i++)for(intj=0;j<n;j++)sum+=a[i][j];returnsum;}列優(yōu)先訪問intsumarraycols(inta[][]){intsum=0;intm=a.length;intn=a[0].length;for(intj=0;j<n;j++)for(inti=0;i<m;i++)sum+=a[i][j];returnsum;}地址048121620內(nèi)容a00a01a02a10a11a12行訪問順序123456列訪問順序1352463.1.2存儲器的分級結(jié)構(gòu)

高速緩沖存儲器：高速小容量半導(dǎo)體存儲器存放計算機(jī)運行期間的大量程序和數(shù)據(jù)內(nèi)存：CPU可直接訪問的存儲器外存：大容量輔助存儲器。用來存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫。play3.1.3主存儲器的技術(shù)指標(biāo)主存儲器的主要幾項技術(shù)指標(biāo)指標(biāo)含義表現(xiàn)單位存儲容量在一個存儲器中可以容納的存儲單元總數(shù)存儲空間的大小字?jǐn)?shù)，字節(jié)數(shù)存取時間啟動到完成一次存儲器操作所經(jīng)歷的時間主存的速度ｎｓ存儲周期連續(xù)啟動兩次操作所需間隔的最小時間主存的速度ｎｓ存儲器帶寬單位時間里存儲器所存取的信息量數(shù)據(jù)傳輸速率技術(shù)指標(biāo)位/秒，字節(jié)/秒3.2SRAM存儲器

3.2.1基本的靜態(tài)存儲元陣列

3.2.2基本的SRAM邏輯結(jié)構(gòu)

3.2.3存儲器的讀寫周期

目前廣泛使用的內(nèi)存是半導(dǎo)體存儲器。優(yōu)點：存取速度快，存儲體積小，可靠性高，價格低；缺點：斷電后不能保存信息。根據(jù)存儲原理不同，可分為靜態(tài)讀寫存儲器（SRAM）和動態(tài)讀寫存儲器（DRAM）。SRAM存取速度快，但容量不如DRAM大。知識補充：基本記憶元件

觸發(fā)器——RS觸發(fā)器定義3－1：電器元件撤去之后，狀態(tài)仍然保持不變的情況稱為穩(wěn)態(tài)。工作原理：瞬間S=1(高電位)時,Q’為低電位，Q為高電位；瞬間R=1(高電位)時,Q’為高電位，Q為低電位；當(dāng)S=1且R=0時，Q’為低電位，Q為高電位；當(dāng)S=0且R=1時，Q’為高電位，Q為低電位；當(dāng)R=S=1時，會出現(xiàn)Q=Q’=1和Q=Q’=0的不斷交替，形成一種不穩(wěn)定狀態(tài)。當(dāng)R=S=1時，會出現(xiàn)Q=Q’=1和Q=Q’=0的不斷交替，形成一種不穩(wěn)定狀態(tài)。RS觸發(fā)器的Q端輸出是隨著R,S端的輸入，瞬時變化的：當(dāng)S=1時Q=1,當(dāng)R=1時Q=0，因此S端稱為置位端，而R稱為復(fù)位端?；居洃浽?/p>

觸發(fā)器——D型觸發(fā)器D型觸發(fā)器主要是在RS觸發(fā)器的兩個輸入端之間接了一個非門電路，改由一個輸入端D輸入數(shù)據(jù)。這樣就避免了觸發(fā)器出現(xiàn)不穩(wěn)定狀態(tài)的輸出?；居洃浽?/p>

時標(biāo)與邊緣觸發(fā)器——時標(biāo)觸發(fā)器時標(biāo)觸發(fā)器的結(jié)構(gòu)時標(biāo)觸發(fā)器的工作原理

不論D端加任何電位，由于R,S的前端都有一個E門，故當(dāng)Clk不是高電位時，兩個E門都被封鎖，RS觸發(fā)器保持原狀態(tài)。只有當(dāng)Clk=1時，不論D是0還是1,兩個E門都打開，跟前面的D觸發(fā)器工作過程一樣。定義3－2：時標(biāo)觸發(fā)器接收D端的數(shù)據(jù)過程稱為觸發(fā)。基本記憶元件

時標(biāo)與邊緣觸發(fā)器——邊緣觸發(fā)器邊緣概念：電壓v瞬間從0變到1叫“前緣”，瞬間從1變到0叫“后緣”。在高電壓和低電壓的周期內(nèi)，什么狀態(tài)？？？阻容振蕩電路基本記憶元件

時標(biāo)與邊緣觸發(fā)器——邊緣觸發(fā)器邊緣觸發(fā)器：在時標(biāo)觸發(fā)器的clk前端加一個阻容振蕩電路，稱為邊緣D型觸發(fā)器，簡稱“邊緣觸發(fā)器”。帶預(yù)置端和清除端的邊緣觸發(fā)器基本記憶元件

L門電路L門電路的組成L門的工作原理當(dāng)控制端LOAD＝1時，通過非門的作用E門A關(guān)閉，E門B打開。此時D=X。于是當(dāng)Clk由0變到1時，Q=D=X即新數(shù)據(jù)進(jìn)入觸發(fā)器。當(dāng)控制端LOAD＝0時E門B關(guān)閉，E門A打開。此時D=Y。于是當(dāng)Clk由0變到1時，Q=D=Y即原數(shù)據(jù)經(jīng)過Q,Y,D的循環(huán)得以保持，稱為電路的自鎖狀態(tài)。

對計算機(jī)而言，時鐘脈沖是按一定頻率發(fā)出的，那么觸發(fā)器保持?jǐn)?shù)據(jù)就在兩個時鐘脈沖間隔時間？如何人為控制？基本記憶元件

JK觸發(fā)器——JK觸發(fā)器的構(gòu)造當(dāng)J=K=0時，前端的兩個E門C和D被阻塞，RS相當(dāng)于被斷開，于是輸出不會發(fā)生變化，稱為保持閉鎖狀態(tài)；當(dāng)J=0,K=1時，E門C被阻塞，E門D導(dǎo)通，使得Q=0,Q’=1，可見觸發(fā)器復(fù)位；當(dāng)J=1,K=0時，E門D被阻塞，E門C導(dǎo)通，使得Q=1,Q’=0，可見觸發(fā)器置位；當(dāng)J=K=1時，E門C,D都是導(dǎo)通的，觸發(fā)器會產(chǎn)生與原來相反的狀態(tài)，稱為翻轉(zhuǎn)。反饋是將輸出信號的一部分或全部，通過某種方式送回到輸入端的電路連接方式。基本記憶元件

JK觸發(fā)器——JK觸發(fā)器的工作過程基本記憶元件

觸發(fā)器總匯添加1個阻容振蕩電路，4個E門電路，實現(xiàn)將輸出信號一部分或全部送回到輸入端添加非門避免不穩(wěn)定狀態(tài)添加時鐘控制信號，實現(xiàn)時間控制添加阻容電路，實現(xiàn)邊緣觸發(fā)添加置位復(fù)位，實現(xiàn)置位復(fù)位功能不受時鐘控制添加Load控制，實現(xiàn)人工控制3.2.1基本的靜態(tài)存儲元陣列play鎖存器作為存儲元3.2.2基本的SRAM邏輯結(jié)構(gòu)SRAM芯片大多采用雙譯碼方式，以便組織更大的存儲容量。

二級譯碼：將地址分成x向、y向兩部分，第一級進(jìn)行x向(行譯碼)和y向(列譯碼)的獨立譯碼,然后在存儲陣列中完成第二級的交叉譯碼。

play讀與寫的互鎖邏輯3.2.3存儲器的讀寫周期3.2.3存儲器的讀寫周期playSRAM高速運行，但是功耗大，發(fā)熱?！纠肯聢D是SRAM的寫入時序圖。其中R/W是讀/寫命令控制線，當(dāng)R/W線為低電平時,存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出下圖寫入時序中的錯誤，并畫出正確的寫入時序圖。地址數(shù)據(jù)CSR/Wplay3.3DRAM存儲器

3.3.1DRAM存儲位元的記憶原理

3.3.2DRAM芯片的邏輯結(jié)構(gòu)

3.3.3讀/寫周期、刷新周期

3.3.4存儲器容量的擴(kuò)充

3.3.5高級的DRAM結(jié)構(gòu)

3.3.6DRAM主存讀/寫的正確性校驗

3.3.1DRAM存儲位元的記憶原理DRAM的存儲元是由一個MOS晶體管和電容器組成的記憶電路。play3.3.2DRAM芯片的邏輯結(jié)構(gòu)play3.3.2DRAM芯片的邏輯結(jié)構(gòu)DRAM與SRAM不同的是：（1）增加了行地址鎖存器和列地址鎖存器。

行地址由行選通信號/RAS打入到行地址鎖存器；列地址由列選通信號/CAS打入到列地址鎖存器。（2）增加了刷新計數(shù)器和相應(yīng)的控制電路。

DRAM讀出后必須刷新，而未讀寫的存儲元也要定期刷新，而且要按行刷新，所以刷新計數(shù)器的長度等于行地址鎖存器。3.3.3讀/寫周期、刷新周期

讀周期、寫周期的定義是從行選通信號RAS下降沿開始，到下一個RAS信號的下降沿為止的時間，也就是連續(xù)兩個讀周期的時間間隔。

play2、刷新周期刷新周期：DRAM存儲位元是基于電容器上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的正確信息。刷新操作有兩種刷新方式：集中式刷新:DRAM的所有行在每一個刷新周期中都被刷新。

例如刷新周期為8ms的內(nèi)存，將8ms時間分為兩部分：前一段時間進(jìn)行正常的讀/寫操作，后一段時間（8ms至正常讀/寫周期時間）做為集中刷新操作時間。

分散式刷新:每一行的刷新插入到正常的讀/寫周期之中。

假設(shè)DRAM有1024行，如果刷新周期為8ms，則每一行必須每隔8ms÷1024=7.8us進(jìn)行一次。存儲器與CPU連接存儲器與CPU之間，要完成:①地址線的連接；②數(shù)據(jù)線的連接；③控制線的連接。存儲器芯片結(jié)構(gòu)：

芯片的存儲容量＝2M×N＝存儲單元數(shù)×每個存儲單元的數(shù)據(jù)位數(shù)

M＝芯片地址線的個數(shù)；N＝數(shù)據(jù)線的個數(shù)存儲器芯片的容量是有限的,為了滿足實際存儲器的容量要求，需要對存儲器進(jìn)行擴(kuò)展。字長位數(shù)擴(kuò)展字存儲容量擴(kuò)展字位同時擴(kuò)展法

3.3.4存儲器容量的擴(kuò)充

字長位數(shù)擴(kuò)展法當(dāng)芯片的單元數(shù)滿足存儲器單元數(shù)的要求，但單元中的位數(shù)不滿足要求時，需要進(jìn)行字長位數(shù)擴(kuò)展。字存儲容量擴(kuò)展法當(dāng)芯片單元中的的位數(shù)滿足存儲器位數(shù)的要求，但單元數(shù)不滿足存儲器單元數(shù)要求時，需進(jìn)行字存儲容量擴(kuò)展。字位同時擴(kuò)展法當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿足存儲器的要求時需要進(jìn)行字和位的同時擴(kuò)展。1．字長位數(shù)擴(kuò)展當(dāng)芯片的單元數(shù)滿足存儲器單元數(shù)的要求，但單元中的位數(shù)不滿足要求時，需要進(jìn)行字長位數(shù)擴(kuò)展。例：用1K×4位的存儲器芯片構(gòu)成1K×8位的存儲器。解：需要（1K×8）/（1K×4）＝2片地址線：存儲器10根；芯片10根數(shù)據(jù)線：存儲器8根；芯片4根

2片芯片的數(shù)據(jù)線分別連接D7～D4、D3～D0

控制線：讀寫控制、使能控制E控制總線字長位數(shù)擴(kuò)展的連接方式：

多個RAM芯片使用相同的地址信號、控制信號，數(shù)據(jù)線單獨列出，分別接到數(shù)據(jù)總線的對應(yīng)位。2．字存儲容量擴(kuò)展當(dāng)芯片單元中的的位數(shù)滿足存儲器位數(shù)的要求，但單元數(shù)不滿足存儲器單元數(shù)要求時。例：用16K×8位的存儲器芯片構(gòu)成64K×8位的存儲器。思路：1)所需芯片數(shù)量：

(64K×8位)/(16K×8位)=4片

2)芯片的連接方式

▲

地址線：存儲器16位A15～A0；芯片14位A13～A0

高兩位地址A15、A14用于選擇芯片

▲數(shù)據(jù)線：存儲器8位；芯片8位

▲

控制線：讀寫控制；片選——由高位地址經(jīng)譯碼進(jìn)行控制0123字存儲容量擴(kuò)展用4片16K×8位RAM，擴(kuò)展成64K×8位存儲器片號A15A14A13…A0A15…A010000…0~11…10000~03FF20100…0~11…14000~7FFF31000…0~11…18000~BFFF41100…0~11…1C000~FFFFplay字存儲容量擴(kuò)展字存儲容量擴(kuò)展的連接方式：各芯片使用相同的數(shù)據(jù)線、控制線。CPU地址位數(shù)>芯片的地址輸入位數(shù)取一部分CPU地址，送各芯片的地址線；另一部分CPU地址（高位地址），經(jīng)譯碼器產(chǎn)生一組片選信號，各芯片的片選端選用其中一個片選信號。3．字和位同時擴(kuò)展當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿足存儲器的要求時需要進(jìn)行字和位的同時擴(kuò)展。例：用2114芯片（1K×4位）組成4K×8位存儲器。解：所需芯片數(shù)：

▲地址線：存儲器12位A11～A0；2114芯片10位A9～A0

高兩位地址A11、A10用于選擇芯片

▲數(shù)據(jù)線：存儲器8位；芯片4位。

兩片2114的數(shù)據(jù)線分別連接D7～D4和D3～D0

◆

將2114芯片分為4組，每組2片芯片。

▲

控制線：讀寫控制；片選——由高位地址經(jīng)譯碼進(jìn)行控制—

4組芯片字和位同時擴(kuò)展的連接方式：＊各芯片的片內(nèi)地址線、讀/寫控制線均對應(yīng)地并接在地址和控制總線的對應(yīng)位上；＊由高位地址（n位）譯碼產(chǎn)生2n個片選信號，決定芯片分成2n個組；＊由數(shù)據(jù)線決定每組的芯片片數(shù)。2:4譯碼器21142114211421142114CSCSCSCSCSCSCSCSD0~D3D4~D7A0…A9A11A10R/W存儲器模塊條

存儲器通常以插槽用模塊條形式供應(yīng)市場。這種模塊條常稱為內(nèi)存條，它們是在一個條狀形的小印制電路板上，用一定數(shù)量的存儲器芯片，組成一個存儲容量固定的存儲模塊。內(nèi)存條有30腳、72腳、100腳、144腳、168腳、184腳、240腳等多種形式。

3.3.5高級的DRAM結(jié)構(gòu)

1、FPMDRAM

—快速頁模式動態(tài)存儲器

2、CDRAM

—帶高速緩沖存儲器（cache）的動態(tài)存儲器

3、SDRAM

—同步型動態(tài)存儲器

FPMDRAMFPMDRAM：快速頁模式動態(tài)存儲器，它是根據(jù)程序的局部性原理來實現(xiàn)的。讀周期和寫周期中，為了尋找一個確定的存儲單元地址，首先由低電平的行選通信號/RAS確定行地址，然后由低電平的列選信號/CAS確定列地址。下一次尋找操作，也是由/RAS選定行地址，/CAS選定列地址，依此類推。playCDRAMCDRAM帶高速緩沖存儲器（cache）的動態(tài)存儲器，它是在通常的DRAM芯片內(nèi)又集成了一個小容量的SRAM，從而使DRAM芯片的性能得到顯著改進(jìn)。如圖所示出1M×4位CDRAM芯片的結(jié)構(gòu)框圖，其中SRAM為512×4位。如果連續(xù)的地址高11位相同，意味著屬于同一行地址，那么連續(xù)變動的9位列地址就會使SRAM中相應(yīng)位組連續(xù)讀出，這稱為猝發(fā)式讀取。playSDRAM同步型動態(tài)存儲器計算機(jī)系統(tǒng)中的CPU使用的是系統(tǒng)時鐘，SDRAM的操作要求與系統(tǒng)時鐘相同步，在系統(tǒng)時鐘的控制下從CPU獲得地址、數(shù)據(jù)和控制信息。換句話說，它與CPU的數(shù)據(jù)交換同步于外部的系統(tǒng)時鐘信號，并且以CPU/存儲器總線的最高速度運行，而不需要插入等待狀態(tài)。play3.3.6DRAM主存讀/寫的正確性校驗

DRAM通常用做主存儲器，其讀寫操作的正確性與可靠性至關(guān)重要。因此需進(jìn)行正確性校驗。正常的數(shù)據(jù)位上增加附加位，用于讀/寫操作正確性校驗。增加的附加位也要同數(shù)據(jù)位一起寫入DRAM中保存。

奇偶校驗碼海明校驗碼CRC校驗碼3.4

只讀存儲器和閃速存儲器

3.4.1

只讀存儲器ROM3.4.2

FLASH存儲器3.4.1

只讀存儲器1.ROM的分類

只讀存儲器簡稱ROM，它只能讀出，不能寫入。它的最大優(yōu)點是具有不易失性。只讀存儲器定義優(yōu)點缺點掩模式

數(shù)據(jù)在芯片制造過程中就確定

可靠性和集成度高，價格便宜不能重寫一次編程

用戶可自行改變產(chǎn)品中某些存儲元

可以根據(jù)用戶需要編程只能一次性改寫。已淘汰。多次編程

可以用紫外光照射或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)據(jù)

可以多次改寫ROM中的內(nèi)容

PROM

EPROME2PROM

1.掩模ROM掩膜ROM的邏輯符號和內(nèi)部邏輯框圖

2.可編程ROM

1)、EPROM--光擦除可編程只讀存儲器

2)、E2PROM--電擦除可編程只讀存儲器

紫外線照射擦除信息3.4.2FLASH存儲器

FLASH存儲器也翻譯成閃速存儲器，它是高密度非失易失性的讀/寫存儲器。高密度意味著它具有巨大比特數(shù)目的存儲容量。非易失性指存放的數(shù)據(jù)在沒有電源時可以長期保存。它既有RAM的優(yōu)點，又有ROM的優(yōu)點，稱得上是存儲技術(shù)劃時代的進(jìn)展。FLASH存儲元是在EPROM存儲元基礎(chǔ)上發(fā)展起來的，由此可以看出創(chuàng)新與繼承的關(guān)系。閃存（FlashMemory）是一種長壽命的非易失性（在斷電情況下仍能保持所存儲的數(shù)據(jù)信息）的存儲器，數(shù)據(jù)刪除不是以單個的字節(jié)為單位而是以固定的區(qū)塊為單位。由于其斷電時仍能保存數(shù)據(jù)，閃存通常被用來保存設(shè)置信息，如在電腦的BIOS（基本程序）、PDA（個人數(shù)字助理）、數(shù)碼相機(jī)中保存資料等。閃存卡大概有SmartMedia（SM卡）、CompactFlash（CF卡）、MultiMediaCard（MMC卡）、SecureDigital（SD卡）、MemoryStick（記憶棒）、XD-PictureCard（XD卡）和微硬盤（MICRODRIVE）這些閃存卡雖然外觀、規(guī)格不同，但是技術(shù)原理都是相同的。閃速存儲器中的存儲元，由單個MOS晶體管組成，除漏極D和源極S外，還有一個控制柵和浮空柵。寫0，就是要在控制柵C上加正電壓

存儲元擦除后原始狀態(tài)全為1

晶體管源極S加上正電壓，吸收浮空柵中的電子，使全部存儲元變成1狀態(tài)FLASH存儲器基本操作

讀出電路檢測到有電流，表示存儲元中存1

控制柵加上正電壓

56FLASH存儲器的陣列結(jié)構(gòu)

在某一時間只有一條行選擇線被激活。

57目前市場上常見的FLASH存儲器：

U盤

CF卡

SM卡

SD/MMC卡記憶棒

3.5并行存儲器

▲

3.5.1雙端口存儲器

—空間并行技術(shù)▲

3.5.2多模塊交叉存儲器

—時間并行技術(shù)3.5.1雙端口存儲器

1.雙端口存儲器的邏輯結(jié)構(gòu)

雙端口存儲器是指同一個存儲器具有兩組相互獨立的讀寫控制線路,是一種高速工作的存儲器。

2.無沖突讀寫控制

當(dāng)兩個端口的地址不相同時，在兩個端口上進(jìn)行讀寫操作，一定不會發(fā)生沖突。3.有沖突的讀寫控制當(dāng)兩個端口同時存取存儲器同一存儲單元時，便發(fā)生讀寫沖突。為解決此問題，特設(shè)置了BUSY標(biāo)志。3.5.2多模塊交叉存儲器

1.存儲器的模塊化組織

交叉方式某個模塊進(jìn)行存取時，其他模塊不工作。某一模塊出現(xiàn)故障時，其他模塊可照常工作。通過增添模塊來擴(kuò)充存儲器容量比較方便。各模塊串行工作，存儲器的帶寬受到了限制。地址碼的低位字段經(jīng)過譯碼選擇不同的模塊，而高位字段指向相應(yīng)模塊內(nèi)的存儲字。對連續(xù)字的成塊傳送可實現(xiàn)多模塊流水式并行存取，大大提高存儲器的帶寬。設(shè)存儲容量為32字，分成M0－M3共四個模塊，每個模塊8個字

play632.多模塊交叉存儲器的基本結(jié)構(gòu)

四模塊交叉存儲器結(jié)構(gòu)框圖流水線方式存取示意圖＊若存取周期是T，總線傳送周期是τ,存儲器的交叉模塊數(shù)為m，則T=mτ。＊

T/τ稱為交叉存取度。＊要求：模塊數(shù)≥

T/τ。＊交叉存儲器連續(xù)讀取n個字所需的時間為：t1=T+(n-1)τ＊順序方式存儲器連續(xù)讀取n個字所需時間為：t2=nTt字模塊W4M0W3M3W2M2W1M1W0M0Tτplay【例3.5】設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns。若連續(xù)讀出4個字，問順序存儲器和交叉存儲器的帶寬各是多少?

帶寬=單位時間里存儲器所存取的信息量【解】連續(xù)讀出4個字的信息總量是：

q＝4×64位＝256b

順序存儲器所需時間：

t2=nT＝4×200ns＝8×10-7s

連續(xù)讀出4個字，交叉存儲器所需時間：

t1=T+(n-1)τ＝200＋3×50＝350ns＝3.5×10-7s

交叉存儲器的帶寬為：

W1＝q/t1＝256b÷(3.5×10-7s)＝730Mb/s

順序存儲器的帶寬為

W2＝q/t2＝256b÷(8×10-7s)＝320Mb/s二模塊交叉存儲器的實例D31～D24D23～D16D15～D8D7～D0A2＝0A2＝1A20

～A12A11

～A3play二模塊交叉存儲器中的零等待存取play基本原理按內(nèi)容尋址的存儲器。特點存取快，但容量小。用途Cache行地址、段頁管理中的快表。相聯(lián)存儲器

3.6

Cache存儲器3.6.1

cache基本原理3.6.2

主存與cache的地址映射3.6.3

替換策略3.6.4

cache的寫操作策略3.6.5

奔騰PC機(jī)的cache3.6.1

cache基本原理Cache的功能目的：解決CPU和主存之間速度不匹配的問題。容量：在主存幾百MB情況下，設(shè)置幾百KB。硬件：SRAM。管理：全硬件實現(xiàn)。對用戶透明。位置：2.cache的基本原理

Cache由存儲體（SRAM）、相聯(lián)存儲表、管理邏輯組成。CPU與cache之間的數(shù)據(jù)交換以字為單位Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位一個塊(Block)由若干字組成play3.Cache的命中率命中率（HitRate）：h=NcNc+Nm※

cache/主存系統(tǒng)的平均訪問時間ta：

ta=htc+(1-h)tm

tc＝命中時的cache訪問時間

tm＝未命中時的主存訪問時間h＝命中率Nc＝cache完成存取的總次數(shù)Nm＝主存完成存取的總次數(shù)設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪問效率tce=ta=tchtc+

(1-h)tm=1r+

(1-r)h【例3.6】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間?！窘狻棵新剩?/p>

h=Nc/(Nc+Nm)=1900/(1900+100)=0.95

平均訪問時間：ta=h·tc+(1-h)·tm=60ns

訪問效率：e=tc/ta=50/60=83.3%Cache結(jié)構(gòu)Cache的數(shù)據(jù)塊稱為行用Li表示，其中i=0,1,…,m-1，共有m行主存的數(shù)據(jù)塊稱為塊（Block）用Bj表示，其中j=0,1,…,n-1，共有n塊行與塊是等長的，包含k=2w個主存字字是CPU每次訪問存儲器時可存取的最小單位

標(biāo)記內(nèi)容（字）Cache：

塊號內(nèi)容（字）內(nèi)存地址：3.6.2主存與Cache的地址映射地址映射即是把主存地址定位到cache中。

全相聯(lián)映射(fullyassociativemapping)可以將一個主存塊存儲到任意一個Cache行直接映射(directmapping)將一個主存塊存儲到唯一的一個Cache行組相聯(lián)映射(setassociativemapping)可以將一個主存塊存儲到唯一的一個Cache組中任意一個行直接映射、2/4/8路組相聯(lián)映射使用較多全相聯(lián)映射主存的一個塊直接拷貝到cache中的任意一行上優(yōu)點：命中率較高，Cache的存儲空間利用率高缺點：線路復(fù)雜，成本高，速度低全相聯(lián)映射全相聯(lián)映射的檢索過程play直接映射多對一的映射關(guān)系，但一個主存塊只能拷貝到cache的一個特定行位置上去。cache的行號i和主存的塊號j有如下函數(shù)關(guān)系：i=jmodm（m為cache中的總行數(shù)）優(yōu)點：硬件簡單，容易實現(xiàn)缺點：命中率低，Cache的存儲空間利用率低直接映射直接映射的檢索過程play沖突不命中Floatdotprod(floatx[8],floaty[8]){Floatsum=0.0;Inti;For(inti=0;i<8;i++)sum+=x[i]*y[i];Returnsum；}假設(shè)浮點數(shù)是4個字節(jié)，從地址0開始的32字節(jié)連續(xù)存儲器，y緊跟在x之后，從32地址開始。假設(shè)塊16個字節(jié)，高速緩存器由兩個組組成，高速緩存整個大小32字節(jié)。元素地址索引元素地址索引X[0]00y[0]320X[1]40y[1]360X[2]80y[2]400X[3]120y[3]440X[4]161y[4]481X[5]201y[5]521X[6]241y[6]561X[7]281y[7]601元素地址索引元素地址索引X[0]00y[0]481X[1]40y[1]521X[2]80y[2]561X[3]120y[3]601X[4]161y[4]640X[5]201y[5]680X[6]241y[6]720X[7]281y[7]760修正抖動：一個簡單的方法是在每個數(shù)組的結(jié)尾放字節(jié)填充。將x定義為floatx[12]。組相聯(lián)映射將cache分成u組，每組v行，主存塊存放到哪個組是固