數(shù)字電路與邏輯設計 第6章異步和寄存器課件

M=12例：分析下圖所示的時序邏輯電路，試畫出其狀態(tài)圖和在CP脈沖作用下QD、QC、QB、QA的波形，并指出計數(shù)器的模是多少？

N<M

的實現(xiàn)方法：設需用模M集成計數(shù)器（異步清零、同步置數(shù)）組成模N計數(shù)器反饋清零法反饋置數(shù)法利用清零輸入端，使電路計數(shù)到N+1狀態(tài)時產(chǎn)生清零操作，越過后續(xù)M–N個狀態(tài)實現(xiàn)模N計數(shù)利用計數(shù)器的置數(shù)功能，通過進位輸出給計數(shù)器置數(shù)M-N，跳過0至M-N的狀態(tài)實現(xiàn)模N計數(shù)用集成計數(shù)器構(gòu)成任意進制計數(shù)器小結(jié)：

思考：若計數(shù)器為同步清零和異步置數(shù)，其反饋清零法和反饋置數(shù)法與上述有何不同

N>M的實現(xiàn)方法：采用多片M進制計數(shù)器構(gòu)成 各芯片可以連接為串行進位方式或并行進位方式對于擴展為M’的計數(shù)器再采用反饋清零或反饋置數(shù)進行設計3、雙時鐘4位二進制同步可逆計數(shù)器74LS193

集成計數(shù)器減計數(shù)××××110加計數(shù)××××110DCBADCBA××000000×××××××1QDQCQBQADCBACP-CP+LDCR輸出預置數(shù)據(jù)輸入時鐘預置清零異步清零：

異步預置數(shù)：

3、雙時鐘4位二進制同步可逆計數(shù)器74LS193

同步加計數(shù)：同步減計數(shù)：

CR

=1CR

=0,LD=0CR

=0,LD=1,CP+=CR

=0,LD=1,CP-=集成計數(shù)器01

11XXXX保持集成計數(shù)器74LS193時序圖4.異步十進制計數(shù)器——74xx290

（1）74xx290的功能時鐘輸入端直接置9端直接清零端輸出端異步計數(shù)器相關(guān)連接時鐘輸入端直接清零端直接置9端二進制計數(shù)器五進制計數(shù)器十進制計數(shù)器

（1）74LS290的功能二進制計數(shù)器CPAQA

五進制計數(shù)器CPBQDQCQB

008421BCD碼十進制計數(shù)器CPAQDQCQBQA

例1：采用CT74290設計M=6計數(shù)器方法一：利用R端M=6態(tài)序表

N QDQCQBQA

0 00001 00012 00103 00114 01005 01016 0110

01100000例2：采用CT74290設計M=7計數(shù)器M=7態(tài)序表

N QDQCQBQA

0 00001 00012 00103 00114 01005 01016 01107 1001方法二：利用S端10010110例3：用CT74290設計M=10計數(shù)器M=10態(tài)序表

N QAQDQCQB

0 00001 00012 00103 00114 01005 10006 10017 10108 10119 1100要求：采用5421碼計數(shù)

1DCIDI存數(shù)指令QQ1、數(shù)碼寄存器

數(shù)碼寄存器是能夠存放二進制數(shù)碼的電路。由于觸發(fā)器具有記憶功能，因此可以作為數(shù)碼寄存器的電路。下圖為由D觸發(fā)器實現(xiàn)寄存一位數(shù)碼的寄存單元。工作原理：若DI=0，在存數(shù)指令的作用下，Qn+1=0，若DI=1，在存數(shù)指令的作用下，Qn+1=1。這樣，在存數(shù)指令的作用下，將輸入信號的數(shù)碼DI存入到D觸發(fā)器中。這樣寄存器只用來存放數(shù)碼，一般僅具有接收數(shù)碼，保持并清除原有數(shù)碼等功能，電路結(jié)構(gòu)和工作原理都比較簡單。一個多位的數(shù)碼寄存器，可以看作是多個觸發(fā)器的并行使用。

、移位寄存器移位寄存器是一個同步時序電路，除具有存放數(shù)碼的功能外，還具有將數(shù)碼移位的功能，即在時鐘CP

作用下，能夠把寄存器中存放的數(shù)碼依次左移或右移。⑵雙向寄存器

同時具有左移和右移的功能，是左移還是右移取決于

移存控制信號M。如圖所示由圖可寫出各級D觸發(fā)器的狀態(tài)轉(zhuǎn)移方程：

Q4n+1=AM+MQ3n其中，A為右移輸入數(shù)碼Q3n+1=MQ4n+MQ2nB為左移輸入數(shù)碼Q2n+1=MQ3n+MQ1nQ1n+1=MQ2n+MB

當M=1時，Q4n+1=AQ3n+1=Q4nQ2n+1=Q3nQ1n+1=Q2n

因此，在移存脈沖CP作用下，實現(xiàn)右移移位寄存功能。當M=0時，Q4n+1=Q3nQ3n+1=Q2nQ2n+1=Q1nQ1n+1=B

因此，在移存脈沖CP作用下，實現(xiàn)左移移位寄存功能。

所以在雙向移位寄存器中，我們可通過控制M的取值來完成左右移功能。在上例中，M=1時，完成右移功能；M=0時，完成左移功能。實現(xiàn)數(shù)碼串—并行轉(zhuǎn)換通常信息在線路上的傳遞是串行傳送，而終端的輸入或輸出往往是并行的，因而需對信號進行

串—并行轉(zhuǎn)換或并—串轉(zhuǎn)換。⑶移位寄存器的應用并入并出、并入串出、串入并出、串入串出移位寄存器的應用并入并出－數(shù)據(jù)寄存并入串出－多位數(shù)據(jù)共信道傳輸串入并出－共信道傳輸數(shù)據(jù)接收串入串出－數(shù)字延遲可變長度移位寄存器A、串行轉(zhuǎn)換成并行

（5單位信息的串—并轉(zhuǎn)換電路）

組成：由兩部分:

5位右移移位寄存器,5個與門組成的并行讀出電路.5單位信息：是由5位二進制數(shù)碼組成一個信息的代碼。并行讀出脈沖必須在經(jīng)過5個移存脈沖后出現(xiàn)，并且和移存脈沖出現(xiàn)的時間錯開。分析：假設串行輸入的數(shù)碼為10011（左邊先入）序號Q1Q2Q3Q4Q50—————11————201———3001——41001—511001并行輸出11001串—并行轉(zhuǎn)換狀態(tài)表波形：并行輸出脈沖移存脈沖Q1Q2Q3Q4Q5110011001B并行轉(zhuǎn)換為串行（輸入是并行，輸出是串行）

組成：右移移位寄存器和輸入電路分析：由于是D觸發(fā)器，有Qn+1=D由于D1=MD11=MD11，D2=……因此在移存脈沖作用下，狀態(tài)轉(zhuǎn)移方程為：Q1n+1=MD11，Q2n+1=MD12+Q1nQ3n+1=MD13+Q2n，Q4n+1=MD14+Q3nQ5n+1=MD15+Q4n工作時:

(1)RD首先清零，使所有觸發(fā)器置0。

(2)當并行取樣脈沖M=1時，在第一個移存脈沖CP的作用下，輸入信號D11~D15并行存入到各級觸發(fā)器中。

(3)存入以后并行取樣脈沖M=0，在移存的脈沖CP的作用下，實行右移移存功能，從Q5端輸出串行數(shù)碼。假設輸入的5位數(shù)碼為11001（Q1…Q5），第二組為10101。5單位數(shù)碼并—串行轉(zhuǎn)換狀態(tài)轉(zhuǎn)移表序號Q1Q2Q3Q4Q5000000111001（并入）201100串行輸出30011040001150000

1610101（并入）M=1M=1M=0

波形：RDCP并行取樣Q1Q2Q3Q4Q511001000111234567891010011

注：并行取樣脈沖M與移存脈沖之間有一定的關(guān)系。若輸入信號的位數(shù)為N位，則由n級觸發(fā)器構(gòu)成移位寄存器。移存脈沖頻率為：fcp=nfmfcp為移存脈沖，fm并行取樣脈沖頻率，M的脈沖寬度應比CP脈沖的寬。②移位寄存器用于脈沖節(jié)拍延遲。輸入信號經(jīng)過n級移位寄存器后才到達輸出端，因此輸出信號比輸入信號延遲了n個移存脈沖周期，這樣就起到了節(jié)拍延遲的作用。延遲周期：td=ntcp。還可構(gòu)成計數(shù)分頻電路。3集成移位寄存器⑴集成74LS195

首先看一下195內(nèi)部電路構(gòu)成（189頁）及外部端口的作用。CR為異步清0端J，K為串行數(shù)據(jù)輸入端D0，D1，D2，D3為并行數(shù)據(jù)輸入端。SH/LD為移位/置入控制端分析：根據(jù)D觸發(fā)器的狀態(tài)方程和激勵函數(shù)，有Q0n+1=SH/LDD0+SH/LD（JQ0n+KQ0n）Q1n+1=SH/LDD1+SH/LDQ0nQ2n+1=SH/LDD2+SH/LDQ1nQ3n+1=SH/LDD3+SH/LDQ2n當SH/LD=0時，即置入功能時，有Q0n+1=D0Q1n+1=D1Q2n+1=D2Q3n+1=D3若SH/LD=1，即右移功能時，有Q0n+1=JQ０ｎ+KQ0nQ1n+1=Q0nQ2n+1=Q1nQ3n+1=Q2n74LS195的邏輯符號（書上190圖6—2—14）

74LS195的功能表

⑵集成移位寄存器74LS195的應用a串行—并行轉(zhuǎn)換下圖所示為7位串行-并行轉(zhuǎn)換器

JKD0D1D2D3SH/LDⅠ

CRQ0Q1Q2Q3Q3

JKD0D1D2D3SH/LDⅡCRQ0Q1Q2Q3Q3串輸入行DI01Q0Q1Q2Q3Q4Q5Q6CRCP并行輸出電路結(jié)構(gòu)分析：

串行輸入數(shù)據(jù)DI加到片Ⅰ的J，K和D0端。

片Ⅰ的D1端接0，作為標志碼，片Ⅰ其余的D2，D3接1。片Ⅱ的串行數(shù)據(jù)輸入端J，K接片Ⅰ的Q3。片Ⅱ的輸入端D0~D3均接1。片Ⅱ的Q3輸出作片Ⅰ和片Ⅱ的SH/LD輸入。工作過程：

①器件通過CR清0，使所有Q輸出均為0，包括片Ⅱ的Q3=0。②由于此時片ⅡQ3=0，使片Ⅰ，片Ⅱ的SH/LD均為0，在第一個CP上升沿到達時，兩芯片均執(zhí)行并行置入功能，使轉(zhuǎn)換器總輸出“Q0~Q6”=“D0011111”③由于片ⅡQ3=1，使SH/LD=1，在下一個CP上升沿到達時，執(zhí)行右移寄存功能。使串行數(shù)

數(shù)據(jù)的D1移入寄存器，使總輸出“D0~D6”=“D1D001111”。④在CP上升沿作用下，由于片ⅡQ3=1，使電路繼續(xù)執(zhí)行右移移位功能，串行輸入數(shù)據(jù)逐個存入到移位寄存器，直到“Q0~Q6”=“D6~D0”。⑤這時標志碼0移到了片Ⅱ的Q3，使SH/LD=0，在下一CP上升沿到達時，執(zhí)行又一次的并行置入功能，開始新的一組7位數(shù)碼的串—并開始。ｂ并行—串行轉(zhuǎn)換器（書上１９２頁）

工作過程：①在啟動脈沖和時鐘ＣＰ作用下，執(zhí)行并行置入功能。片ⅡＱ３＝ＤＩ６。②啟動脈沖消失，在ＣＰ作用下，由于標志位０的存在，使門Ｇ１輸出為１，使得ＳＨ／ＬＤ＝１，執(zhí)行右移移位寄存功能。③以后在移存脈沖作用，并行輸入數(shù)據(jù)由片Ⅱ的Ｑ３逐位串行輸出，同時又不斷地將片Ⅰ的串行輸入端Ｊ，Ｋ＝１的數(shù)據(jù)移位寄存到寄存器。④第１個ＣＰ時：ＤＩ６２ＤＩ５３ＤＩ４４ＤＩ３５ＤＩ２６ＤＩ１７ＤＩ０串出數(shù)據(jù)(Q3)⑤當?shù)冢穫€ＣＰ脈沖到達后，片Ⅱ的

Ｑ２＝０，Ｑ３＝ＤＩ０，片Ⅰ，Ⅱ的其余輸入端均為１，門Ｇ１的輸入全為１，使ＳＨ／ＬＤ＝０。標志著這一組７位并行輸入數(shù)據(jù)轉(zhuǎn)換結(jié)束。同時在下一時鐘ＣＰ作用下，執(zhí)行下一組７位數(shù)據(jù)的并行置入，進行下一組并行數(shù)據(jù)的并—串轉(zhuǎn)換。74LS194的功能表

×××××××0018L××××0×0117H××××1×01160×××××010151×××××11014D0D1D2D3D0D1D2D3××1113××××非上升沿××××120000×××××××××01D0D1D2D3右移DSR左移DSLMBMAQ0Q1Q2Q3并行輸入時鐘脈沖CP串行輸入控制信號輸出輸入清零RD序號異步清零

同步置數(shù)低位向高位移動(右移)高位向低位移動(左移)保持按移存規(guī)律構(gòu)成的任意模值計數(shù)分頻器稱為移存型計數(shù)器。常用的移存型計數(shù)器有環(huán)形計數(shù)器和扭環(huán)計數(shù)器。用集成移位寄存器實現(xiàn)任意模值的計數(shù)分頻移位寄存器構(gòu)成的同步移位計數(shù)器1.環(huán)形計數(shù)器環(huán)形計數(shù)器的特點：電路簡單，N位移位寄存器可以計N個數(shù)，實現(xiàn)模N計數(shù)器。狀態(tài)為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。3Q00001Q0010Q1Q0100210001、環(huán)形計數(shù)器例1：用CT1195構(gòu)成M=4的環(huán)形計數(shù)器。

態(tài)序表

Ｑ３Ｑ２Ｑ１Ｑ００

０

０

１０

０

１

００

１０

０１０

０

０

移位寄存器構(gòu)成的移位計數(shù)器1.環(huán)形計數(shù)器3Q00001Q0010Q1Q0100210000011011011001001011111101101101110100000111101011、環(huán)形計數(shù)器1.電路除了有效計數(shù)循環(huán)外，還有五個無效循環(huán)；2.不能自啟動;3.工作時首先在SH/LD加啟動信號進行預置.注意1、環(huán)形計數(shù)器1.連接方法：——將移位寄存器的最后一級輸出Q反饋到第一級的Ｊ、K輸入端；2.判斷觸發(fā)器個數(shù)n：——計數(shù)器的模為Ｍ＝ｎ(n為所需移位寄存器的位數(shù))設計方法2．扭環(huán)形計數(shù)器為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。一般來說，N位移位寄存器可以組成模2N的扭環(huán)形計數(shù)器，只需將末級輸出反相后，接到串行輸入端。01011001001001001011101001101101Q000110001QQ00003011002Q0011111001111111移位寄存器構(gòu)成的移位計數(shù)器2、扭環(huán)形計數(shù)器例1：M=8的扭環(huán)形計數(shù)器。

態(tài)序表

Q0

Q1

Q2

Q

30000100011001