第五章存儲器

第五章存儲器5.1存儲器的分類（了解）5.2隨機存取存儲器（RAM）（了解）5.3只讀存儲器（ROM）（了解）5.4存儲器與CPU的連接(重點、難點)5.5高速緩沖存儲器（了解）存儲器系統(tǒng)的三項主要性能：存儲容量：是存儲器系統(tǒng)的首要性能指標，因為存儲容量越大，則系統(tǒng)能夠保存的信息量就越多，相應計算機系統(tǒng)的功能就越強。存儲器的存取速度：直接決定了整個微機系統(tǒng)的運行速度，因此，存取速度也是存儲器系統(tǒng)的重要的性能指標。存儲器的成本：也是存儲器系統(tǒng)的重要性能指標。

存儲器就是用來存儲程序和數(shù)據(jù)的，程序和數(shù)據(jù)都是信息的表現(xiàn)形式，都以二進制數(shù)形式存儲。5.1存儲器分類（P155）存儲器分類

1.按照存取速度和用途分類

按照存取速度和用途可把存儲器分為兩大類：內(nèi)部存儲器（簡稱內(nèi)存，又稱主存儲器）和外部存儲器（簡稱外存）。內(nèi)存：主存儲器，用于存放當前正在使用或經(jīng)常使用的程序或數(shù)據(jù)。其特點是，CPU可以直接對它進行訪問，速度較快，容量較小，價格較貴，一般由半導體存儲器構(gòu)成。內(nèi)存的容量受CPU地址總線位數(shù)的限制。外存：輔助存儲器，用于存放程序或數(shù)據(jù)。其特點是，CPU不能直接對它進行訪問，由專用的設備(驅(qū)動器)來管理，速度較慢，容量較大，價格較便宜，一般由磁存儲器或光存儲器構(gòu)成。

外存與CPU之間沒有直接通路，外存中的信息在需要時先調(diào)到主存，然后由CPU執(zhí)行。2.按構(gòu)成存儲器的器件和存儲介質(zhì)分類

按構(gòu)成存儲器的器件和存儲介質(zhì)主要可分為：磁芯存儲器、半導體存儲器、光電存儲器、磁膜、磁泡和其它磁表面存儲器以及光盤存儲器等。

3．按存取方式分類可將存儲器分為隨機存取存儲器、只讀存儲器兩種形式。（1）隨機存取存儲器RAM(RandomAccessMemory)

又稱讀寫存儲器，指能夠通過指令對其中各個單元進行讀/寫操作的一類存儲器。

特點：斷電后信息全部丟失。

按照存放信息原理的不同，隨機存取存儲器又可分為靜態(tài)和動態(tài)兩種。

靜態(tài)RAM（SRAM）是以雙穩(wěn)態(tài)元件作為基本的存儲單元來保存信息的，因此，其保存的信息在不斷電的情況下，是不會被破壞的。

動態(tài)RAM（DRAM）是靠電容的充、放電原理來存放信息的，由于保存在電容上的電荷，會隨著時間而泄露，因而會使得這種器件中存放的信息丟失，必須定時進行刷新。集成度高、成本低，PC機的內(nèi)存都采用DRAM。（2）只讀存儲器ROM(Read-OnlyMemory)

在微機系統(tǒng)的運行過程中，只能對其進行讀操作，而不能進行寫操作的一類存儲器。ROM通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等。隨著半導體技術(shù)的發(fā)展，只讀存儲器也出現(xiàn)了不同的種類，如掩膜型只讀存儲器MROM(MaskedROM)，可編程的只讀存儲器PROM(ProgrammableROM)，可擦除的可編程的只讀存儲器EPROM(ErasableProgrammableROM)和E2PROM(ElectricErasableProgrammableROM)等，近年來發(fā)展起來的快擦型存儲器(F1ashMemory)具有E2PROM（EEPROM）的特點。4．按在微機系統(tǒng)中位置分類

分為主存儲器(內(nèi)存)、輔助存儲器(外存)、緩沖存儲器等。主存儲器又稱為系統(tǒng)的內(nèi)存，位于系統(tǒng)主機的內(nèi)部，CPU可以直接對其中的單元進行讀/寫操作；輔存存儲器又稱外存，CPU對其進行的存/取操作，必須通過內(nèi)存才能進行；緩沖存儲器位于主存與CPU之間，其存取速度非?？?，但存儲容量更小，可用來解決存取速度與存儲容量之間的矛盾，提高整個系統(tǒng)的運行速度。

另外，還可根據(jù)所存信息是否容易丟失，而把存儲器分成易失性存儲器和非易失性存儲器。如半導體隨機存儲器（DRAM，SRAM），停電后信息會丟失，屬易失性；而半導體只讀存儲器（ROM），磁帶和磁盤等磁表面存儲器，屬非易失性存儲器?！?.2隨機存儲器RAM

5.2.1靜態(tài)RAM（SRAM）

5.2.2動態(tài)RAM（DRAM）（自學）

5.2.3內(nèi)存條（自學）

用來存放數(shù)據(jù)或指令，是計算機的重要記憶存儲部件。其特點是：在微機系統(tǒng)的工作過程中，可以隨機地對其中的各個存儲單元進行讀／寫操作，讀寫方便，使用靈活；缺點為斷電后RAM內(nèi)存儲的信息會丟失，RAM是易失性存儲器。RAM的分類：

按器件類型RAM分為雙極型晶體管和絕緣柵型MOS管兩種。雙極型RAM：工作速度快，工藝復雜，成本高，集成度低。

適合于高速RAM。MOS型RAM：制造工藝簡單，成本低，功耗小，集成度高，

工作速度比雙極型RAM低。適合于大容量的

RAM。按結(jié)構(gòu)和工作原理可分為靜態(tài)(SRAM)和動態(tài)(DRAM)兩種。5.2.1靜態(tài)RAM（SRAM）1.SRAM的存儲原理基本存儲單元包含6個MOS晶體管：T1T2：雙穩(wěn)態(tài)觸發(fā)器AB=01為信息0AB=10為信息1T3T4：負載管T5T6T7T8：控制管行選X高電平T5T6導通列選Y高電平T7T8導通XY均高,選中,可讀/寫讀出不改變原狀態(tài);寫入的信息如與存儲信息不同，雙穩(wěn)將翻轉(zhuǎn)，記住新信息;

SRAM的特點速度快，只要電源存在內(nèi)容就不會丟失每個單元含6個MOS管，電路復雜，集成度低，功耗較大，價格偏高主要用來構(gòu)造高速緩存（Cache）常用的SRAM芯片： 2114（1K4） 6116（2K8） 6232（4K8） 6264（8K8） 62256（32K8） 64C512（64K8）2.SRAM芯片6116

容量2K×8bit，即2048字節(jié)，存取時間85～150ns存儲單元：

20488=16384個位存儲單元，按128×128矩陣排列。6116的主要引腳信號：地址線：A0～A10數(shù)據(jù)線：I/O0～I/O7輸出允許信號：寫允許信號：選片信號：24腳，DIP封裝6264（8K×8位），213=8KB，所以，6264有13條地址線，8條數(shù)據(jù)線。：片選信號，低電平有效（兩個）。：寫選通信號輸入線，低電平有效。：讀選通信號輸入線，低電平有效。VCC：主電源輸入線，一般為+5V。

GND：地線。A0~A12:地址線IO1～IO8：數(shù)據(jù)線DRAM存儲單元中管子的數(shù)目較少，有利于集成。速度比SRAM慢，但集成度高、功耗低，成本比SRAM低。缺點是每隔一定時間需要刷新一次（即：需要進行周期性刷新），刷新時是先讀后寫。適合于構(gòu)成大容量存儲器，如計算機中的內(nèi)存。注：目前生產(chǎn)的DRAM自身都能進行刷新，不需要外加電路。例如：2164（64K×1位，行列地址線分時復用）5.2.2動態(tài)RAM（DRAM）5.3只讀存儲器（ROM）

只讀存儲器（簡稱ROM）是指在微機系統(tǒng)的運行過程中，只能讀出，不能寫入一類存儲器，在不斷發(fā)展變化的過程中，ROM器件也產(chǎn)生了掩模ROM、PROM、EPROM、E2PROM、Flash閃存等各種不同類型。特點：具有非易失性。寫入或擦除一般需用特殊方法。對ROM的編程：只讀存儲器存入數(shù)據(jù)的過程稱為對ROM的編程。1.掩模ROM

廠家根據(jù)用戶的程序或數(shù)據(jù)對芯片進行二次光刻制造的，一旦光刻完，則無法更改。少量生產(chǎn)造價高，適用于已成熟產(chǎn)品的批量生產(chǎn)。2.可編程PROM

掩模ROM的存儲單元在生產(chǎn)完成之后，其所保存的信息就已經(jīng)固定下來了，這給使用者帶來了不便。為了解決這個矛盾，設計制造了一種可由用戶通過簡易設備寫入信息的ROM器件，即可編程的ROM，又稱為PROM。但僅能作一次編程。

3.多次改寫可編程的ROM

多次改寫可編程的ROM可分為紫外線（光）擦可編程ROM（EPROM）、電擦可編程ROM（E2PROM）、閃速存儲器（FLASH）。根據(jù)編程方法不同，ROM通常分為以下三類：

（1）紫外線可擦除EPROM

EPROM（光擦可編程ROM）的存儲內(nèi)容不僅可以根據(jù)需要來寫入，而且當需要更新存儲內(nèi)容時還可以將原存儲內(nèi)容抹去，再寫入新的內(nèi)容。EPROM的上方有一個石英窗口，當用光子能量較高的紫外光照射時可以抹去已存儲的信息。這種EPROM出廠時全為“1”，用戶可根據(jù)需要寫入“0”。一般擦除信息需用紫外線照射l5~20分鐘。（2）電擦可編程ROM（E2PROM、EEPROM）

這種E2PROM的存儲內(nèi)容不僅可以根據(jù)需要來寫入，而且當需要更新存儲內(nèi)容時還可以用電（21V）將原存儲內(nèi)容抹去，再寫入新的內(nèi)容。（3）閃速存儲器（FLASH）

高密度、非易失性的可讀/寫半導體存儲器，編程速度快。它既具有E2PROM的特點，又有RAM的特點，是一種全新的存儲器。4.常用的EPROM

EPROM主要是27系列芯片，即2716、2732、2764、27128、27256、27512、27040等型號，其容量分別是2K×8位、4K×8位、8K×8位、16K×8位、32K×8位、64K×8位和512K×8位。

2716～27512芯片的引腳的含義和功能如下：D7～D0：三態(tài)數(shù)據(jù)總線。讀或編程校驗時，為數(shù)據(jù)輸出線；編程固化時，為數(shù)據(jù)輸入線；維持或編程禁止時，D7～D0呈高阻抗；A0～Ai：地址輸入線，

i=12～15。2764的地址線為13位，i=12；27512的地址線為16位，i=15；

：片選信號輸入端，該引腳輸入為“0”時，芯片被選中處于工作狀態(tài)；輸入為“1”時，芯片處于數(shù)據(jù)高阻態(tài)；

：輸出允許輸入信號線，低電平有效。該引腳為低，地址線有效時數(shù)據(jù)從D7～D0輸出到數(shù)據(jù)總線上；

VPP

：編程電源輸入線。輸入電壓值因制造廠商和芯片型號而異；

：編程脈沖輸入線；

VCC：電源；

GND：接地5.3.2電可擦除可編程只讀存儲器

EEPROM或E2PROM1.EEPROM的原理與特點EPROM的缺點：雖可多次編程，但不容易修改局部內(nèi)容，那怕只想改變1個字節(jié)，也要拔下芯片，用紫外線擦除后重新編程，使用不方便。EEPROM是一種能多次寫入局部內(nèi)容的只讀存儲器，工作原理類似于EPROM，但采用不同方法使浮動柵帶電和去電。其漏極上面加了個隧道二極管，在高電壓作用下，電荷通過它流向浮動柵，即編程；若電場極性反轉(zhuǎn)，電荷將從浮動柵流向漏極，即擦除。EEPROM的特點1）+5V單電源供電。早期產(chǎn)品編程時也要+21V，改進后的2817A等，能將+5V升到+21V。2）按字節(jié)擦除和改寫，只需10ms?？筛膶懭我徊糠謨?nèi)容，擦寫10000次，甚至百萬次，數(shù)據(jù)保存10年。3）在線編程。不需專門編程器，不必取下芯片，可在電路板上在線編程（On-lineProgramming）。4）兼有ROM和RAM的特點。斷電不丟失信息，又可隨機改寫，但不能代替RAM，使用中主要是讀出。單元擦除比EPROM快，寫入比RAM慢得多。5）常見的EEPROM：

2817A（2K8）28C64（8K8）28C256（32K8）

28C010（128K8）28C040（512K8）2.2817AEEPROM1）2817A的特點容量2KB，存取時間150ns，寫入時間10ms，擦除時間10ms。28腳DIP封裝，有11根地址線和8根雙向數(shù)據(jù)線，接受

、

和等讀/寫控制。單電源+5V供電。有上電和掉電保護電路，防止電源波動引起誤寫，實現(xiàn)數(shù)據(jù)保護。3.串行接口EEPROM串行EEPROM容量較小，大多是8腳封裝，體積小，功耗低，價格便宜，接口電路很簡單，比并行EEPROM更受歡迎。常用的串行EEPROM主要有24、84和93等系列。24系列：8腳DIP封裝，采用兩線I2C串行總線（Inter-IntergrateCircuitBus）,不需其它控制信息。如Microchip的24LCxx,Xicor的X24xx,Atmel的AT24Cxx等芯片。其余類型：84系列,如Xicor的X84xx；93系列,如Atmel的AT93C66,NS的NM93C46等。1）24LC系列EEPROM的引腳A2～A0：功能地址線?？蛇B到VCC或地實現(xiàn)硬件編程，區(qū)分并接的同類芯片。WP：寫保護輸入。接地允許讀/寫，接Vcc不能寫入，芯片成串行ROM。SCL：串行時鐘輸入。時鐘上升沿寫入，下降沿讀出。SCL用軟件產(chǎn)生。SDA：串行數(shù)據(jù)線。雙向傳輸，串行讀出數(shù)據(jù)或?qū)懭肟刂谱?、地址和?shù)據(jù)。VCC：電源，+2.5～+5V。GND：地。5.4存儲器與CPU的連接（重點！P176）

微機系統(tǒng)的規(guī)模、應用場合不同，對存儲器系統(tǒng)的容量、類型的要求也必不相同，一般情況下，需要用不同類型，不同規(guī)格的存儲器芯片，通過適當?shù)挠布B接，來構(gòu)成所需要的存儲器系統(tǒng)，這就是本節(jié)所需要討論的內(nèi)容。1.CPU與存儲器的連接時應注意的問題

在微型系統(tǒng)中，CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間的連接，實質(zhì)上就是其與系統(tǒng)總線的連接，包括：

地址線的連接；數(shù)據(jù)線的連接；控制線的連接。在連接中要考慮的問題有以下幾個方面：（1）CPU總線的負載能力

在設計CPU芯片時，一般考慮其輸出線的直流負載能力?，F(xiàn)在的存儲器一般都為MOS電路，直流負載很小，主要的負載是電容負載，故在小型系統(tǒng)中，CPU是可以直接與存儲器相連的，而較大的系統(tǒng)中，若CPU的負載能力不能滿足要求，可以（就要考慮CPU能否帶得動，需要時就要加上緩沖器，比如8286）通過緩沖器增強CPU的帶負載能力。（2）CPU的時序和存儲器的存取速度之間的配合問題

CPU在取指和存儲器讀或?qū)懖僮鲿r，是有固定時序的，用戶要根據(jù)這些來確定對存儲器存取速度的要求，或在存儲器已經(jīng)確定的情況下，考慮是否需要Tw周期，以及如何實現(xiàn)。（3）存儲器的地址分配和片選問題

內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，ROM的分配也類似，所以內(nèi)存的地址分配是一個重要的問題。另外，目前生產(chǎn)的存儲器芯片，單片的容量仍然是有限的，通?？偸且稍S多片才能組成一個存儲器，這里就有一個如何產(chǎn)生片選信號的問題。（4）控制信號的連接

CPU在與存儲器交換信息時，通常有以下幾個控制信號(對8088/8086來說)：、、、BHE等信號。這些信號如何與存儲器要求的控制信號相連，以實現(xiàn)所需的控制功能。5.4.2存儲器接口設計1.地址譯碼器如果存儲器由多個芯片構(gòu)成，CPU進行讀/寫操作時，首先應選中特定的芯片，稱為片選，然后從該芯片中選擇所要訪問的存儲單元。片選和訪存的信息，來源于CPU執(zhí)行存儲器讀/寫指令時，送到地址總線上的地址信息，其中的高位用來生成片選信號，低位直接連到芯片的地址線上，去實現(xiàn)片內(nèi)尋址。74LS138是常用的8中取1譯碼器。74LS138譯碼器輸入3位二進制碼，便在8個輸出中產(chǎn)生1個低電平片選信號，也稱3-8譯碼器。圖5.16是引腳和譯碼輸出真值表。當控制端G1=1、=0和=0時，由3個輸入端C、B、

A電平?jīng)Q定Y7～Y0中哪個輸出低電平。常用高位地址和存儲器操作信號（如）作控制端輸入。C、B、A與3根地址線連，形成3位二進制編碼輸入。2.存儲空間的擴展1）位（字長）擴展存儲器有1、4、8位等，應用于8/16/32位系統(tǒng)時，可用同類芯片進行位擴展，與CPU數(shù)據(jù)寬度匹配。例5.2

用8片64K1芯片擴展成64KB存儲器。各片的A7A0并接,各、

腳并聯(lián)后用同個

與來控制,各I/O腳分別連數(shù)據(jù)總線D7D0。2）字（容量）擴展芯片位數(shù)已符合，只要增加地址范圍，即字擴展增加字數(shù)或容量。例5.3用16K×8芯片字擴展為64K×8存儲器。用4個芯片，A13A0、D7D0、

線均并聯(lián)，設計1個24譯碼器，為各芯片提供片選信號

。3）字位（容量、字長）擴展存儲器芯片的容量和位數(shù)都需要進行擴展。例

5.4用1K×4的SRAM芯片2114構(gòu)成4K×8的存儲器。先作位擴展，2片2114并接成一組1KB存儲器；再對4組作字擴展，用24譯碼器對這4組進行片選。3、形成片選信號的三種方法

對存儲器單元的尋址包括兩部分：片間尋址：CPU高位地址線經(jīng)譯碼（或線性組合）后作為存儲器芯片的片選，用于選擇使用哪一片存儲器芯片。片內(nèi)尋址：CPU低位地址線連到存儲器的地址線上，用于選擇存儲器內(nèi)部的具體單元。存儲器地址選擇有以下三種方法：（1）線性選擇方式

直接以系統(tǒng)空閑的高位地址線作為芯片的片選信號。優(yōu)點是簡單明了，無須另外增加電路，缺點是尋址范圍不惟一，地址空間沒有被充分利用，可外擴的芯片的個數(shù)較少。線選法適用于小規(guī)模單片機應用系統(tǒng)中片選信號的產(chǎn)生。（地址會重疊）（2）全地址譯碼法全地址譯碼法：利用譯碼器對系統(tǒng)地址總線中未被外擴芯片用到的高位地址線進行譯碼，以譯碼器的輸出作為外圍芯片的片選信號。常用的譯碼器有：74LS139(2—4譯碼器)，74LS138(3—8譯碼器)

，74LS154(4—16譯碼器)等。

優(yōu)點是存儲器的每個存儲單元只有惟一的一個系統(tǒng)空間地址，不存在地址重疊現(xiàn)象；對存儲空間的使用是連續(xù)的，能有效地利用系統(tǒng)的存儲空間。缺點是所需地址譯碼電路較多。全地址譯碼法是單片機應用系統(tǒng)設計中經(jīng)常采用的方法。全部高位地址都參與譯碼，使每個存儲單元的地址都唯一，不存在地址重疊，但譯碼電路復雜。例5.6一個8位系統(tǒng)中僅用到1片27128EPROM，設計1個譯碼器為它規(guī)定地址1C000~1FFFFH，譯碼器采用74LS138。（3）部分地址譯碼法

部分地址譯碼法：微機的未被外擴芯片用到的高位地址線中，只有一部分參與地址譯碼，其余部分是懸空的。優(yōu)點是可以減少所用地址譯碼器的數(shù)量。缺點是存儲器每個存儲單元的地址不是惟一的，存在地址重疊現(xiàn)象。因此，采用部分地址譯碼法時必須把程序和數(shù)據(jù)存放在基本地址范圍內(nèi)，以避免因地址重疊引起程序運行的錯誤。2732是4K×8位EPROM。有12根地址線A11A0，將它們連到地址總線A11A0。因是部分譯碼，可選A19A12高位地址中的部分參與譯碼，如A16A12。而A19A17不參與譯碼，這3位的電平不影響芯片尋址。選74LS138譯碼器。例5.7某系統(tǒng)中，地址總線為A19A0。試用4塊2732EPROM芯片構(gòu)成32K8存儲器，起始地址10000H，要求地址連續(xù)，采用部分譯碼法設計譯碼電路。請畫出硬件連線圖，并說明各芯片地址范圍。4.8086系統(tǒng)中存儲器的連接（1）存儲器的地址線與CPU的低位地址線相連；（2）存儲器的數(shù)據(jù)線(8位)與CPU的數(shù)據(jù)線（16位）相連；（3）CPU的高位地址線、M/信號線經(jīng)譯碼后與存儲器的片選線相連；（4）存儲器的讀/寫控制線與CPU的讀/寫控制線相連。（5）8086CPU有16位數(shù)據(jù)線，當8086與8位存儲器相連時，使用兩個8位存儲體，分別與8086的高8位數(shù)據(jù)線和低8位數(shù)據(jù)線相連接，分別叫做高位（奇地址）存儲體和低位（偶地址）存儲體，分別用BHE和A0信號來選擇兩個存儲體，均為低電平有效。4.有關容量和數(shù)據(jù)寬度的擴展（1）容量擴展方法：將N片同樣位數(shù)的存儲器芯片（容量為A單元×B位）的數(shù)據(jù)線并聯(lián)起來接到外部數(shù)據(jù)線上，外部輸入的地址線的高位經(jīng)譯碼器譯碼輸出后分別接到各存儲器芯片的片選線上，各存儲器芯片的地址線并聯(lián)后接到外部輸入的地址線的低位上，讀/寫線分別并聯(lián)到CPU的讀/寫輸出線上，則可以將存儲器的容量擴展為：（A×N）單元×B位（2）數(shù)據(jù)寬度（字長）的擴展方法：將N片同樣的存儲器芯片（容量為A單元×B位）的地址輸入線并聯(lián)起來接到外部地址線上，片選線并聯(lián)起來接到總片選線上，N片存儲器芯片的數(shù)據(jù)線組合起來即為總的數(shù)據(jù)線，則可以將存儲器的容量擴展為：

A單元×（B×N）位（3）容量和數(shù)據(jù)寬度同時擴展方法：同時使用兩種方法。

將N片同樣位數(shù)的存儲器芯片（容量為A單元×B位）的數(shù)據(jù)線并聯(lián)起來接到外部數(shù)據(jù)線上，外部輸入的地址線的高位經(jīng)譯碼器譯碼輸出后分別接到各存儲器芯片的片選線上，各存儲器芯片的地址線并聯(lián)后接到外部輸入的地址線的低位上，則可以將存儲器的容量擴展為：

（A×N）單元×B位

將M組上述經(jīng)擴展的存儲器芯片（容量為A×N單元×B位）的地址輸入線并聯(lián)起來接到外部地址線上，片選線并聯(lián)起來接到每組總片選線上，M組存儲器芯片的數(shù)據(jù)線組合起來即為總的數(shù)據(jù)線，則可以將存儲器的容量擴展為：

(A×N)單元×（B×M）位[例5.8]

為8086系統(tǒng)設計8K字ROM和8K字RAM的存儲器系統(tǒng)，要求用4K×8的EPROM芯片2732、8K×8的SRAM芯片6264，用74LS138譯碼，并希望地址連續(xù)，其中ROM的地址從00000H開始。解：

系統(tǒng)CPU采用8086，8086工作在最小模式：需要1片8284時鐘發(fā)生器，3片8282地址鎖存器，2片8286數(shù)據(jù)收發(fā)器。需要用的芯片數(shù)量是多少？電路如下：2732的地址范圍為：？？6264的地址范圍為：？？A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A05.5高速緩沖存儲器（課下閱讀）存儲器的存取速度相對于CPU的信息處理速度來說較低。這就導致了兩者速度的不匹配，即，慢速的存儲器限制了高速CPU的性能，影響了微機系統(tǒng)的運行速度，并限制了計算機性能的進一步發(fā)揮和提高。高速緩沖存儲器就是在這種情況下產(chǎn)生的。為了解決存儲器系統(tǒng)的容量、存取速度及單位成本之間的矛盾，可以采用Cache----主存存儲結(jié)構(gòu)，即在主存和CPU之間設置高速緩沖存儲器Cache，把正在執(zhí)行的指令代碼單元附近的一部分指令代碼或數(shù)據(jù)從主存裝入Cache中，供CPU在一段時間內(nèi)使用，在一定容量Cache的條件下，我們可以做到使CPU大部分取指令代碼及進行數(shù)據(jù)讀寫的操作都只要通過訪問Cache，而不是訪問主存而實現(xiàn)。優(yōu)點：

（1）Cache的讀寫速度幾乎能夠與CPU進行匹配，所以微機系統(tǒng)的存取速度可以大大提高；

（2）Cache的容量相對主存來說并不是太大，所以整個存儲器系統(tǒng)的成本并沒有上升很多（3）采用了Cache-主存存儲結(jié)構(gòu)以后，整個存儲器系統(tǒng)的容量及單位成本能夠主存相當，而存取速度可以與Cache的讀寫速度相當，這就很好地解決了存儲器系統(tǒng)的上述三個方面性能之間的矛盾。Cache系統(tǒng)的結(jié)構(gòu)（P220圖5-10）（1）Cache

（2）Cache控制器（3）主存

Cache控制器將來自CPU的數(shù)據(jù)讀寫請求，轉(zhuǎn)向Cache存儲器，如果數(shù)據(jù)在Cache中，則CPU對Cache進行讀寫操作，稱為命中。命中時，CPU從Cache中讀(寫)數(shù)據(jù)。由于Cache速度與CPU