第三章組合電路的與設(shè)計(jì)

第三章組合電路的分析與設(shè)計(jì)信息與通信工程學(xué)院陳佃軍第三章組合電路的分析與設(shè)計(jì)3.1組合邏輯電路的特點(diǎn)：沒(méi)有反饋，不包含記憶元件……組合邏輯電路x1x2xnF1F2FmF1=f1(x1,x2,…,xn)F2=f2(x1,x2,…,xn)…Fm=fm(x1,x2,…,xn)3.2組合邏輯電路的分析分析步驟:寫出邏輯表達(dá)式列出真值表確定電路的邏輯功能例2.3.1AB1&1FA+BABF=A+B+AB=AB+AB異或&&&&&&&ABACBCACBFP1P2P3P4P5例3.2.2P1=ABCP2=ABCP3=ABCP4=ABC+ABCP5=ABCF=ABC+ABC+ABC+ABC=(1,2,4,7)奇偶校驗(yàn)電路&&&=1&&BCADF1F2例3.2.2F1=BCADBC=ABD+ACD+BCF2=ADBC=AD+AD+BCBC3.3小規(guī)模組合邏輯電路的設(shè)計(jì)一般設(shè)計(jì)步驟

列真值表寫出邏輯函數(shù)標(biāo)準(zhǔn)表達(dá)式將邏輯函數(shù)進(jìn)行簡(jiǎn)化或變換按簡(jiǎn)化的邏輯表達(dá)式繪制邏輯電路圖選擇邏輯門進(jìn)行裝配和調(diào)試3.3.1由設(shè)計(jì)要求列出真值表例3.3.1有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感，溫感和紫外光感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中兩種或兩種以上的探測(cè)器發(fā)出火災(zāi)探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號(hào)。列出真值表。A=1煙感B=1溫感C=1紫外光感輸入輸出ABCF000000100100011110001011110111113.3.2邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)

兩級(jí)與非門電路的實(shí)現(xiàn)：與或式，可用兩級(jí)與非門電路實(shí)現(xiàn)如F=AB+CD+···+MN=ABCD···MNABCDMNF&&&&例3.3.2試用兩級(jí)與非門實(shí)現(xiàn)下面函數(shù)F(A,B,C,D)=(0,1,4,5,8,9,10,11,14,15)1111111111ABCD0001111000011110化簡(jiǎn)F=AB+AC+AC=AB?AC?ACFABACAC&&&&

兩級(jí)或非門電路的實(shí)現(xiàn)：或與式，可用兩級(jí)或非門電路實(shí)現(xiàn)如F=(A+B)(C+D)···(M+N)=A+B+C+D+···+M+NABCDMNF1111……例3.3.2試用兩級(jí)或非門實(shí)現(xiàn)下面函數(shù)F(A,B,C,D)=(0,1,4,5,8,9,10,11,14,15)1111111111ABCD0001111000011110化簡(jiǎn)F=(A+C)(A+B+C)=A+C+A+B+CABCAF111…C3.3.3邏輯函數(shù)的三級(jí)門實(shí)現(xiàn)輸入信號(hào)源只提供原變量，不提供反變量。

阻塞邏輯00011110ABC011重心0重心

凡是包含1重心的圈都是用原變量標(biāo)注；凡是包含0重心的圈都是用反變量標(biāo)注；兩個(gè)重心都不包含的圈，其標(biāo)注既有原變量又有反變量；兩個(gè)重心都包含的圈只有一個(gè)，即恒為1。1重心：全1格0重心：全0格化簡(jiǎn)時(shí)，圍繞1重心來(lái)畫圈。如圈中有零，用阻塞項(xiàng)進(jìn)行阻塞。001100010001111001ABC=001100110001111001AB?111111010001111001ABCAABC?阻塞圈的擴(kuò)大001100010001111001ABC=001100110001111001AB?111110010001111001ABCABC?阻塞圈可大可小阻塞圈也應(yīng)包含1重心阻塞圈的大小也應(yīng)考慮其公用程度

用阻塞法設(shè)計(jì)三級(jí)與非電路

畫圈時(shí)圍繞1重心，這時(shí)可以將某些0格圈入；

將圈進(jìn)的0格阻塞掉，阻塞圈必須包含1重心；

阻塞圈盡可能公用例3.3.3設(shè)輸入沒(méi)有反變量，用三級(jí)與非門實(shí)現(xiàn)函數(shù)F(A,B,C,D)=(1,2,3,4,6,9,12,14,15)01101001101011100001111000011110ABCD化簡(jiǎn)為F=BBD+DBDAC+CBDAC+ABC

用阻塞法設(shè)計(jì)三級(jí)或非電路圍繞0重心阻塞的原理10001111111111110001111000011110ABCD00001111111111110001111000011110ABCD10000000000000000001111000011110ABCD=+F=C+D+A+B+C+D例3.3.4在輸入不提供反變量的情況下，用三級(jí)或非門實(shí)現(xiàn)函數(shù)F(A,B,C,D)=(0,2,4,7,8,10,12,14,15)11110000011010110001111000011110ABCD用阻塞法F=(C+C+D)(B+B+D)·(A+D+C+D+B+D)3.3.4組合電路實(shí)際設(shè)計(jì)中的幾個(gè)問(wèn)題

多輸出函數(shù)的設(shè)計(jì)：盡可能利用公用項(xiàng)例F1(A,B,C)=(0,2,3)F2(A,B,C)=(3,6,7)F3(A,B,C)=(3,4,5,6,7)1110001111001ABC1110001111001ABC111110001111001ABC1110001111001ABC1110001111001ABC111110001111001ABC另一種圈法例3.3.5用與非門實(shí)現(xiàn)下列多輸出函數(shù)F1(A,B,C,D)=(2,4,5,10,11,13)F2(A,B,C,D)=(4,10,11,12,13)F3(A,B,C,D)=(2,3,7,10,11,12)F4(A,B,C,D)=(0,1,4,5,8,9,10,11,12,13)1111110001111000101110ABCD111110001111000101110ABCD1111110001111000101110ABCD11111111110001111000101110ABCD

采用SSI芯片時(shí)的設(shè)計(jì)芯片中封裝的邏輯門的個(gè)數(shù)和輸入端數(shù)是一定的例3.3.6試用74LS00實(shí)現(xiàn)下列函數(shù)F(A,B,C,D)=(2,3,6,7,8,9,10,11,12,13)化簡(jiǎn)F=AB+AC+AC須三輸入端的與非門變換F=ABC+AC

指定門類型的設(shè)計(jì)與或表達(dá)式轉(zhuǎn)為與非-與非表達(dá)式或與表達(dá)式變換為或非-或非表達(dá)式與或表達(dá)式變換為與或非表達(dá)式變換方法：（1）做卡諾圖，用圈0的方法先求反函數(shù)F的最簡(jiǎn)與或表達(dá)式；（2）再對(duì)F求反，直接可得函數(shù)F的與或非表達(dá)式。例3.3.9求F=ABC+AB+AC+BC的與或非表達(dá)式。100110110001111001ABCF=AB+BCF=AB+BC（3）與或表達(dá)式變換為或與表達(dá)式（4）與或表達(dá)式轉(zhuǎn)為或非-或非表達(dá)式例3.3.10設(shè)輸入不提供反變量，試用一片74LS00和一片74LS386（異或門）構(gòu)成全減器。AiBiCi-1

DiCi0000000111010110110110010101001100011111全減器真值表Di=AiBiCi-1

Ci=Ai(BiCi-1)+BiCi-13.3.5組合電路設(shè)計(jì)實(shí)例例3.3.11用或非門設(shè)計(jì)一個(gè)8421BCD碼的四舍五入電路ABCDF000000001000100001100100001011011010111110001100111010d1011d1100d1101d1110d1111d00d101d101dd01dd0001111000011110ABCDF=(A+B)(A+C+D)例3.3.12半加器，全加器的設(shè)計(jì)半加器ABSC0000011010101101半加器真值表S=ABC=AB=1&ABSCCOABSC全加器AiBiCi-1SiCi0000000110010100110110010101011100111111全加器真值表Si=AiBiCi-1Ci=(AiBi)Ci-1+AiBiAiBiCi-1SiCi=1=1&11CICOAiBiCi-1SiCiCOCIS0A0B0COCIS1A1B1COCIS2A2B2COCIS3A3B3C0C3例3.3.13用同或門，與非門及或非門設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)碼比較器。A1A0B1B0F1F2F30000010000100100100010011001010010001010100110001011100110001001001100101001010110011100100110110011101001111010A1A0>B1B0F1=1;A1A0=B1B0F2=1;A1A0<B1B0F3=101110011000000100001111000011110A1A0B1B010000100001000010001111000011110A1A0B1B000001000110011010001111000011110A1A0B1B0F1=A1B1+A0B0(A1

B1)F2=(A1

?B1)(A0?B0)F3=A1B1+A0B0(A1

?B1)進(jìn)一步推廣：四位二進(jìn)制數(shù)的比較F1(A>B)=A3B3+A2B2(A3

?B3)+A1B1(A3?B3)(A2?B2)+A0B0(A3?B3)(A2?B2)(A1

?B1)F2(A=B)=(A3?B3)(A2?B2)(A1

?B1)(A0

?B0)F3(A<B)=A3B3+A2B2(A3

?B3)+A1B1(A3?B3)(A2?B2)+A0B0(A3?B3)(A2?B2)(A1

?B1)例3.3.14試用全加器及與非門設(shè)計(jì)一個(gè)8421BCD碼加法器。一，列真值表四位二進(jìn)制數(shù)：逢十六進(jìn)一，8421BCD碼：逢十進(jìn)一。對(duì)策：大于9，加6修正（等同減10）。十進(jìn)制數(shù)二進(jìn)制加法結(jié)果8421BCD說(shuō)明CbS8S4S2S1CY8Y4Y2Y100000000000無(wú)須修正100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001100101010000須加0110修正110101110001120110010010130110110011140111010100150111110101161000010110171000110111181001011000191001111001C=Cb+Cb(10,11,12,13,14,15)=Cb+(10,11,12,13,14,15)=Cb+S8S4+S8S2&&&&A8B8A4B4A2B2A1B1CbS8S4S2S1CY8Y4Y2Y1C03.4組合邏輯電路的冒險(xiǎn)

由于信號(hào)到達(dá)時(shí)刻有差異或/和各個(gè)門的延遲有差異使輸出出現(xiàn)瞬時(shí)錯(cuò)誤。1&AAF=AAG1G2(a)AAFtpd(b)例邏輯電路中的冒險(xiǎn)分為邏輯冒險(xiǎn)和功能冒險(xiǎn)兩類。3.4.1邏輯冒險(xiǎn)與消除方法1.邏輯冒險(xiǎn)在組合電路中，若某一個(gè)輸入變量變化前后的輸出相同，而在輸入變量變化時(shí)可能出現(xiàn)瞬時(shí)錯(cuò)誤輸出，這種冒險(xiǎn)稱為靜態(tài)邏輯冒險(xiǎn)。CBACF+=例：偏0型冒險(xiǎn)和偏1型冒險(xiǎn)：▲穩(wěn)態(tài)時(shí)輸出1，輸入變化瞬間輸出0的冒險(xiǎn)，稱為偏1型冒險(xiǎn)；▲穩(wěn)態(tài)時(shí)輸出為0，輸入變化瞬間出現(xiàn)1的冒險(xiǎn)，稱為偏0型冒險(xiǎn)。2.邏輯冒險(xiǎn)的檢查與消除代數(shù)法和卡諾圖法（1）代數(shù)法:代數(shù)法是從表達(dá)式判斷電路是否存在邏輯冒險(xiǎn)。，則存在偏1型邏輯冒險(xiǎn)；

，則存在偏0型邏輯冒險(xiǎn)。對(duì)于與或式（只對(duì)兩級(jí)與或式）的電路，只存在偏1型邏輯冒險(xiǎn)。對(duì)于或與式（只對(duì)兩級(jí)）的電路，只存在偏0型邏輯冒險(xiǎn)。邏輯冒險(xiǎn)的消除方法：在產(chǎn)生冒險(xiǎn)的表達(dá)式上，加上冗余項(xiàng)，使之不出現(xiàn)例如：+=CBACF[例3.4.1]判斷表達(dá)式對(duì)于A:令D=0,B=C=1,有

存在偏1型邏輯冒險(xiǎn)，加冗余項(xiàng)

B:不存在邏輯冒險(xiǎn)C:不存在邏輯冒險(xiǎn)D:不存在邏輯冒險(xiǎn)存在偏1型邏輯冒險(xiǎn)，加冗余項(xiàng)是否存在邏輯冒險(xiǎn)？若存在，設(shè)法消除。（2）卡諾圖法若在卡諾圖上存在相切（鄰）的合并圈，則存在邏輯冒險(xiǎn)。若相切的合并圈圈的是1，則存在偏1型邏輯冒險(xiǎn)；若相切的合并圈圈的是0，則存在偏0型邏輯冒險(xiǎn)；消除方法：增加冗余項(xiàng)用卡諾圖法判斷函數(shù)解：存在偏1型邏輯冒險(xiǎn)，加冗余項(xiàng)是否存在邏輯冒險(xiǎn)？若存在，設(shè)法消除。解：（與非門實(shí)現(xiàn)）（或非門實(shí)現(xiàn)）冒險(xiǎn)’存在偏‘時(shí)有當(dāng)是否存在冒險(xiǎn)？例：判斷01;0))((BBFDCACBAADBCBF====+++=代數(shù)法和卡諾圖法的比較3.4.2功能冒險(xiǎn)與消除方法

1.功能冒險(xiǎn)在組合電路中，當(dāng)有兩個(gè)或兩個(gè)以上輸入變量同時(shí)發(fā)生變化，變化前后電路的輸出相同，而在輸入變量發(fā)生變化時(shí)可能出現(xiàn)瞬時(shí)錯(cuò)誤輸出，這種現(xiàn)象稱為靜態(tài)功能冒險(xiǎn)。三個(gè)條件：必須有P個(gè)變量（P≥2）同時(shí)發(fā)生變化；輸入變量變化前后函數(shù)值相同；由變化的P個(gè)變量組合所構(gòu)成的2P個(gè)格，既有1又有0；[例3.4.4]判斷卡諾圖3.4.9中所示邏輯函數(shù)，當(dāng)輸入ABCD從0110→0111，0111→1011，0010→0101，0011→0110變化時(shí)，是否存在功能冒險(xiǎn)。解：①當(dāng)輸入變量ABCD從0110→0111時(shí)，只有D一個(gè)變量變化，不存在功能冒險(xiǎn)。②當(dāng)輸入變量ABCD從0111→1011時(shí)，AB兩個(gè)變量同時(shí)變化，但變化前后的函數(shù)值不同，不存在功能冒險(xiǎn)。③輸入ABCD從0010→0101，BCD三個(gè)變量同時(shí)發(fā)生變化，變化前后的函數(shù)值相同，不變量A=0，其相應(yīng)積項(xiàng)包含的八個(gè)格既有1又有0，故存在功能冒險(xiǎn)。④輸入ABCD從0011→0110，BD兩個(gè)變量同時(shí)發(fā)生變化，變化前后的函數(shù)值相同，對(duì)應(yīng)于變量AC為01的積項(xiàng)圈所包含的四個(gè)格全為1，不存在功能冒險(xiǎn)。2.功能冒險(xiǎn)的消除功能冒險(xiǎn)是函數(shù)的邏輯功能決定的，兩個(gè)變量的變化不可能完全同步，因此不能在設(shè)計(jì)中消除，需外加選通脈沖。由于冒險(xiǎn)僅發(fā)生在輸入信號(hào)變化的瞬間，只要使選通脈沖出現(xiàn)的時(shí)間與輸入信號(hào)變化的時(shí)間錯(cuò)開，即可消除任何形式的冒險(xiǎn)。但此時(shí)輸出不再是電位信號(hào)，而是脈沖信號(hào)，同時(shí)必須對(duì)選通脈沖的寬度及產(chǎn)生的時(shí)間有嚴(yán)格的要求。3.選通脈沖的加法：F'＝F·CP①若用與非門實(shí)現(xiàn)函數(shù)F=AB+CD，則：正極性選通脈沖加在輸入級(jí)。②若用或非門實(shí)現(xiàn)函數(shù)F=(A+B)(C+D)，則：F'=F·CP=(A+B)(C+D)·CP＝負(fù)極性選通脈沖加在輸出級(jí)。

③若用與或非門實(shí)現(xiàn)函數(shù)F=負(fù)極性選通脈沖加在輸入級(jí)（單獨(dú)使用與門）。3.4.3冒險(xiǎn)消除方法的比較

消除冒險(xiǎn)共有三種方法：▲增加冗余項(xiàng)或冗余圈只能消除邏輯冒險(xiǎn)，而不能消除功能冒險(xiǎn)；▲加濾波電路簡(jiǎn)單易行，但使輸出波形變壞；▲加選通脈沖行之有效的方法，對(duì)邏輯冒險(xiǎn)和功能冒險(xiǎn)都有效。3.4.3動(dòng)態(tài)冒險(xiǎn)動(dòng)態(tài)冒險(xiǎn)：在輸入變化前、后函數(shù)值不同，而在輸入信號(hào)變化瞬間，輸出不是變化一次而是變化三次或更高的奇數(shù)次，這種瞬時(shí)錯(cuò)誤稱為動(dòng)態(tài)冒險(xiǎn)。但由于邏輯門的延遲慣性，動(dòng)態(tài)冒險(xiǎn)較少發(fā)生。3.5常用的中規(guī)模組合邏輯電路與應(yīng)用LSIMSILSIVLSI特點(diǎn)：（1）通用性、兼容性及擴(kuò)展功能較強(qiáng)，其名稱僅代表主要用途，不是全部用途；（2）外接元件少，可靠性高，體積小，功耗低，使用方便；

3.5.1集成數(shù)碼比較器74LS8574LS85表3.5.1比較器功能表比較輸入級(jí)聯(lián)輸入輸出a3b3a2b2a1b1a0b0GSEA>BA<BA=Ba3>b3a3<b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3φφa2>b2a2<b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2φφφφa1>b1a1<b1a1=b1a1=b1a1=b1a1=b1a1=b1φφφφφφa0>b0a0<b0a0=b0a0=b0a0=b0φφφφφφφφφφφφφφφφφφφφφφφφ100010001100010100010100010100010100010001串行級(jí)聯(lián)圖3.5.2串行級(jí)聯(lián)構(gòu)成的八位比較器2.功能擴(kuò)展:(1)單片擴(kuò)展（2）多片擴(kuò)展并行級(jí)聯(lián)應(yīng)用[例3.5.1]用數(shù)碼比較器構(gòu)成用8421BCD碼表示的一位十進(jìn)制數(shù)的四舍五入電路。

A3A2A1A0和4（0100）比較圖3.5.4例3.5.1四舍五入電路3.5.2編碼器與優(yōu)先編碼器

將所要處理的信息或數(shù)據(jù)賦予二進(jìn)制代碼的過(guò)程稱為編碼，實(shí)現(xiàn)編碼功能的電路稱為編碼器，如圖3.5.5所示。

圖3.5.5編碼器框圖

二進(jìn)制編碼器(m=2n)二-十進(jìn)制編碼器(m<2n)普通編碼器優(yōu)先編碼器圖3.5.6C304的邏輯電路普通二——十進(jìn)制編碼器寫出其輸出函數(shù)D、B、C、A的表達(dá)式為：D=8+9C=4+5+6+7B=2+3+6+7A=1+3+5+7+9表3.5.2編碼器真值表987654321DCBA0000000000000000010000000100000001000000010000000100000001000000010000000100000001000000000000000100100011010001010110011110001001在任何時(shí)刻只允許有一條輸入線上有信號(hào)，否則編碼器輸出發(fā)生混亂。

優(yōu)先編碼器各個(gè)輸入端的優(yōu)先權(quán)是不同的，若幾個(gè)輸入同時(shí)有信號(hào)到來(lái)，輸出端給出優(yōu)先權(quán)較高的那個(gè)輸入信號(hào)所對(duì)應(yīng)的代碼。基本功能74148是八線至三線優(yōu)先編碼器，圖3.5.7是其邏輯電路及引腳圖。圖中分別代表十進(jìn)制數(shù)0～7，角標(biāo)越大，優(yōu)先權(quán)越高，是使能輸入端；為編碼輸出端，Ys是使能輸出端，是擴(kuò)展輸出端，此兩端都用于擴(kuò)展編碼器功能。輸入信號(hào)是低電平有效，輸出為三位二進(jìn)制反碼，表3.5.3為其功能表。優(yōu)先編碼器（a）（b）圖3.5.7優(yōu)先編碼器74148表3.5.3優(yōu)先編碼器74148功能表1ΦΦΦΦΦΦΦΦ11111011111111111100ΦΦΦΦΦΦΦ0000010ΦΦΦΦΦΦ01001010ΦΦΦΦΦ011010010ΦΦΦΦ0111011010ΦΦΦ01111100010ΦΦ011111101010Φ01111111100100111111111101根據(jù)邏輯圖和功能表，寫出三位編碼輸出表達(dá)式：Ys＝功能擴(kuò)展用兩片74148可擴(kuò)展成16線至4線的優(yōu)先編碼器。III應(yīng)用:用一片74148和外加門構(gòu)成8421BCD碼編碼器。解：8421BCD碼編碼器需要10個(gè)輸入和4個(gè)輸出，而74148只有8個(gè)輸入和3個(gè)輸出，利用使能輸入端擴(kuò)展輸入端，如下圖所示。3.5.3譯碼器

譯碼是編碼的逆操作，是將每個(gè)代碼所代表的信息翻譯過(guò)來(lái)，還原成相應(yīng)的輸出信息。實(shí)現(xiàn)譯碼功能的邏輯電路稱作譯碼器。m≤2n二進(jìn)制譯碼器(m=2n)二——十進(jìn)制譯碼器(m<2n)數(shù)字顯示譯碼器三種。常用的譯碼器1.二進(jìn)制譯碼器二進(jìn)制譯碼器滿足關(guān)系式：m=2n，即完全譯碼，輸出是輸入變量的各種組合，因此一個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)，又稱為最小項(xiàng)譯碼器。若輸出是1有效，稱作高電平譯碼，一個(gè)輸出就是一個(gè)最小項(xiàng)；若輸出是0有效，稱作低電平譯碼，一個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)的非。(1)基本功能

圖3.5.11二至四線譯碼器BAF0F1F2F3001000010100100010110001

下圖所示為74LS138三線至八線譯碼器，輸入為三位二進(jìn)制數(shù)A2、A1、A0，輸出有八個(gè)。

表3.5.5三線——八線譯碼器功能表輸入輸出SAA2A1A00ΦΦΦΦ11111111Φ1ΦΦΦ1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110

(2)擴(kuò)展功能①基本擴(kuò)展：用三線至八線譯碼器組成四線至十六線譯碼器。②并行擴(kuò)展用三線至八線譯碼器組成六線至六十四線譯碼器(3)應(yīng)用①在存儲(chǔ)器中的應(yīng)用用作地址譯碼器或指令譯碼器②作數(shù)據(jù)分配器可將數(shù)據(jù)按要求分配到不同地址的通道上去。②作函數(shù)發(fā)生器∑m(0,3,4,7)

[例3.5.5]用3－8線譯碼器實(shí)現(xiàn)函數(shù)F=∑m(0,3,4,7)。圖3.5.16譯碼器實(shí)現(xiàn)函數(shù)圖3.5.17C301

2.二－十進(jìn)制譯碼器表3.5.6功能表輸入輸出DCBAf0f1f2f3f4f5f6f7f8f900000001001000110100010101100111100010011000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001(2)功能擴(kuò)展

圖3.5.18二－十進(jìn)制譯碼器用作3－8線譯碼器

3.數(shù)字顯示譯碼器圖3.5.198421BCD顯示譯碼電路框圖發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。顯示方式字型重疊式點(diǎn)陣式分段式發(fā)光物質(zhì)(1)．七段數(shù)字顯示器原理fabcdegDPCOMdcDPefCOMbag

3.數(shù)字顯示譯碼器圖3.5.198421BCD顯示譯碼電路框圖字型重疊式點(diǎn)陣式分段式發(fā)光物質(zhì)顯示方式發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。(1)．七段數(shù)字顯示器原理fabcdegDP共陰極dcDPef共陽(yáng)極bag共陰極共陽(yáng)極七段數(shù)字顯示器

(2)．七段顯示譯碼器74LS48BI為熄滅信號(hào)LT為試燈信號(hào)（BI=1，LT=0）RBI為滅0輸入信號(hào)(LT=1,RBI=0,輸入0000）RBO為滅0輸出信號(hào)(LT=1,RBI=0,輸入0000）

74LS48功能表輸入輸出A3A2A1A0YaYbYcYdYeYfYg110000111111101Φ0001101100001Φ0010111011011Φ0011111110011Φ0100101100111Φ0101110110111Φ0110100111111Φ0111111100001Φ1000111111111Φ1001111100111Φ1010100011011Φ1011100110011Φ1100101000111Φ1101110010111Φ1110100011111Φ111110000000ΦΦΦΦΦΦ00000000100000000000000ΦΦΦΦΦ11111111數(shù)字顯示系統(tǒng)連接圖：實(shí)現(xiàn)滅03.5.4數(shù)據(jù)選擇器

數(shù)據(jù)選擇器示意圖(1)基本功能74LS151當(dāng)＝0時(shí)，由圖可寫出輸出的邏輯表達(dá)式為：2n選1數(shù)據(jù)選擇器的輸出表達(dá)式：

74LS151的功能表使能輸入選擇地址輸入數(shù)據(jù)輸入輸出A2A1A0D7~D0Y1ΦΦΦΦ010000D7~D0D00001D7~D0D10010D7~D0D20011D7~D0D30100D7~D0D40101D7~D0D50110D7~D0D60111D7~D0D7

74LS153當(dāng)＝0時(shí)，其輸出表達(dá)式為：74LS153功能表使能輸入地址輸入數(shù)據(jù)輸入輸出A1A0D3~D0Y1ΦΦΦ0000D3~D0D0001D3~D0D1010D3~D0D2011D3~D0D3（2）功能擴(kuò)展①利用使能端擴(kuò)展A2圖3.5.27四選一組成十六選一數(shù)據(jù)選擇器②級(jí)聯(lián)擴(kuò)展[例3.5.7]用八選一MUX構(gòu)成六十四選一MUX。D0D7YA2A1A0STF1D0D7D0D7YA2A1A0ST8D56D63A2A1A0D0D7YA2A1A0ST9A5A4A3………………（3）數(shù)據(jù)選擇器的應(yīng)用并－串轉(zhuǎn)換電路

圖3.5.29并－串轉(zhuǎn)換電路①邏輯變量數(shù)≤所選用MUX地址端數(shù)時(shí)[例3.5.8]用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量的奇校驗(yàn)函數(shù)。（2）實(shí)現(xiàn)邏輯函數(shù)②邏輯變量數(shù)n>所選用數(shù)據(jù)選擇器地址端數(shù)m時(shí)

選出m個(gè)變量從數(shù)據(jù)選擇器地址端輸入，

其余n-m個(gè)變量只能從數(shù)據(jù)端輸入，例如，用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量函數(shù)：

選變量A,B作地址變量

圖3.5.32四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)的邏輯圖卡諾圖法按m個(gè)地址變量的組合將原卡諾圖劃分為2m個(gè)區(qū)(子卡諾圖)由2m個(gè)子卡諾圖求出各個(gè)Di的值

選擇合適的變量作為地址

方法：ⅰ選函數(shù)最簡(jiǎn)式中出現(xiàn)最多的變量作地址變量，它能使剩余變量組成的函數(shù)最簡(jiǎn)；ⅱ窮舉法。[例3.5.9]用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F(A、B、C、D)=∑m(1,2,4,9,10,11,12,14.15)。首先由函數(shù)的卡諾圖求出最簡(jiǎn)式：

統(tǒng)計(jì)變量出現(xiàn)的次數(shù)：A為1次，B為3次，C為4次，D為3次，所以選擇BC或CD作地址變量均可。設(shè)按BC組合將原卡諾圖劃分為四個(gè)子卡諾圖。

顯然用BC作地址變量電路更簡(jiǎn)單。。

如果采用AB作為地址3.5.5數(shù)據(jù)分配器圖3.5.35數(shù)據(jù)分配器框圖1.基本功能

（a）(b)圖3.5.36數(shù)據(jù)分配器的邏輯原理圖與邏輯符號(hào)

表3.5.10數(shù)據(jù)分配器功能表（a）（b）

輸入輸出1STA1A01f01f11f21f30ΦΦ11111001D11110111D11110111D11111111D輸入輸出A1A02f02f12f22f30ΦΦ11111002D11110112D11110112D11111112D2.功能擴(kuò)展使能端1ST與并接作為高位地址3.應(yīng)用（1）譯碼器（2）多路分配器表3.5.118421BCD碼的奇偶校驗(yàn)碼十進(jìn)制數(shù)8421BCD碼(信息碼)奇校驗(yàn)位偶校驗(yàn)位0000010100010120010013001110401000150101106011010701110181000019100110圖3.5.38奇偶校驗(yàn)單元的通用符號(hào)3.5.6奇偶校驗(yàn)與可靠性編碼

1.奇偶校驗(yàn)碼。

由圖可得：P＝則F=0表示傳輸有錯(cuò)誤。

集成9位奇偶校驗(yàn)器74LS280

輸出表達(dá)式為：

圖3.5.4074LS280的邏輯符號(hào)表3.5.12奇偶校驗(yàn)器功能表輸入A~I中1的個(gè)數(shù)QOQE偶