CMOS上機(jī)項(xiàng)目2cadence教程IC設(shè)計(jì)工具原理課件

IC設(shè)計(jì)工具原理

（Cadence

第一章IC設(shè)計(jì)基礎(chǔ)集成電路設(shè)計(jì)就是根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期以保全全局優(yōu)化，設(shè)計(jì)出滿足要求的集成電路。其最終的輸出是掩模版圖，通過(guò)制版和工藝流片得到所需的集成電路。IC設(shè)計(jì)基礎(chǔ)集成電路制造過(guò)程示意圖：IC設(shè)計(jì)基礎(chǔ)IC設(shè)計(jì)流程：IC設(shè)計(jì)基礎(chǔ)典型的實(shí)際分層次設(shè)計(jì)流程：IC設(shè)計(jì)基礎(chǔ)分層次設(shè)計(jì)流程主要適用于數(shù)字系統(tǒng)設(shè)計(jì)，模擬IC設(shè)計(jì)基本上是手工設(shè)計(jì)。即便是數(shù)字IC設(shè)計(jì)，也需要較多的人工干預(yù)。第二章EDA概述電子設(shè)計(jì)自動(dòng)化（EDA：ElectronicDesignAutomation）就是利用計(jì)算機(jī)作為工作平臺(tái)進(jìn)行電子自動(dòng)化設(shè)計(jì)的一項(xiàng)技術(shù)。涵蓋內(nèi)容：系統(tǒng)設(shè)計(jì)與仿真，電路設(shè)計(jì)與仿真，印制電路板設(shè)計(jì)與校正，集成電路版圖設(shè)計(jì)數(shù)?；旌显O(shè)計(jì)，嵌入式系統(tǒng)設(shè)計(jì)，軟硬件系統(tǒng)協(xié)同設(shè)計(jì)，系統(tǒng)芯片設(shè)計(jì)，可編程邏輯器件和可編程系統(tǒng)芯片設(shè)計(jì)，專用集成電路設(shè)計(jì)等EDA概述EDA發(fā)展概況：（1）20世紀(jì)60、70年代出現(xiàn)計(jì)算機(jī)輔助設(shè)計(jì)（CAD）（2）隨后出現(xiàn)CAE、CAM、CAT、CAQ。（3）20世紀(jì)80年代，初級(jí)的具有自動(dòng)化功能的EDA出現(xiàn)。（4）20世紀(jì)90年代，EDA技術(shù)滲透到電子設(shè)計(jì)和集成電路設(shè)計(jì)各個(gè)領(lǐng)域，形成了區(qū)別于傳統(tǒng)設(shè)計(jì)的整套設(shè)計(jì)思想和方法。（5）當(dāng)前，深亞微米工藝和SoC設(shè)計(jì)對(duì)EDA技術(shù)提出更高更苛刻的要求。EDA概述EDA應(yīng)用于三方面：印制電路板的設(shè)計(jì)（PCB）可編程數(shù)字系統(tǒng)設(shè)計(jì)（CPLD、FPGA、SOPC）

IC設(shè)計(jì)（ASIC,Soc）EDA概述EDA主要供應(yīng)商：VHDL仿真行為綜合邏輯綜合可測(cè)性設(shè)計(jì)低功耗設(shè)計(jì)布局布線后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompassEDA概述EDA業(yè)界三強(qiáng)：

Cadence，強(qiáng)項(xiàng)為IC版圖設(shè)計(jì)和PCB設(shè)計(jì)

Synopsys，強(qiáng)項(xiàng)為邏輯綜合

MentorGraphics，強(qiáng)項(xiàng)為PCB設(shè)計(jì)和深亞微米IC設(shè)計(jì)驗(yàn)證和測(cè)試EDA概述Cadence公司簡(jiǎn)介：成立于1988年，公司總部位于美國(guó)加利福尼亞州的SanJose，是全球最大的EDA供應(yīng)商。產(chǎn)品涵蓋領(lǐng)域：包括系統(tǒng)頂層設(shè)計(jì)與仿真、信號(hào)處理、電路設(shè)計(jì)與仿真、PCB設(shè)計(jì)與分析、FPGA及ASIC設(shè)計(jì)以及深亞微米IC設(shè)計(jì)等。第三章Cdence的系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫(kù)模型，庫(kù)結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作。物理組織邏輯組織目錄庫(kù)子目錄單元子目錄視圖TermsandDefinitions庫(kù)（library）：特定工藝相關(guān)的單元集合單元（cell）：構(gòu)成系統(tǒng)或芯片模塊的設(shè)計(jì)對(duì)象視圖（view）：?jiǎn)卧囊环N預(yù)定義類型的表示CIW：命令解釋窗口系統(tǒng)啟動(dòng)系統(tǒng)啟動(dòng)1前端啟動(dòng)命令命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入icdssicde加數(shù)字設(shè)計(jì)環(huán)境icmsm前端模擬、混合、微波設(shè)計(jì)iccaxl前端設(shè)計(jì)加布局規(guī)劃系統(tǒng)啟動(dòng)3系統(tǒng)級(jí)啟動(dòng)命令命令規(guī)模功能swbsPcb設(shè)計(jì)msfbl混合型號(hào)IC設(shè)計(jì)icfbxl前端到后端大多數(shù)工具系統(tǒng)啟動(dòng)

系統(tǒng)啟動(dòng)

CommandInterpreterWindow（CIW）Log文件菜單欄窗口號(hào)輸出域命令提示行輸入域鼠標(biāo)按鈕提示SchematicComposorSchematicComposorSchematicComposor添加連線并給連線命名SelectAdd-WireorpressitoaddwiresforinstancesSelectAdd-WirenametodisplaytheviewofaddwirenameSchematicComposor添加管腳SelectAdd-pinorpressp

每一個(gè)管腳都有確定的名字和方向（input，output，orinputoutput）。

管腳有三種類型：

SchematicpinsSymbolpinsOffsheetpinsSchematicComposor添加激勵(lì)源Sourceandgroundcellsareintheanalogliblibrary.AnalogSimulation模擬仿真流程：AnalogSimulation啟動(dòng)仿真環(huán)境SelectTools-AnalogEnvironmentfromtheschematicmenubanner,orselectTools-AnalogEnvironment–SimulationfromtheCIWAnalogSimulation設(shè)置仿真器Select–Simulator/Directory/HostAnalogSimulation設(shè)置模型文件Selectthemodelfilesinsimulationwindow,SelectSetup-ModelLibrariesAnalogSimulation設(shè)置設(shè)計(jì)變量SelectVariables-EditorclicktheEditVariablesiconAnalogSimulation設(shè)置仿真類型SelectAnalyses-ChooseorclicktheChooseAnaysesiconAnalogSimulation選擇信號(hào)輸出Select:Output-ToBePlotted-SelectOnSchematicAnalogSimulation提取網(wǎng)表AnalogSimulation運(yùn)行仿真SelectSimulation-RunorSelecttheRuniconontherightsideofthesimulationwindowSimulationResultsDisplayTools波形顯示工具用于顯示仿真數(shù)據(jù)，Cadence中波形顯示及相關(guān)工具包括：WaveScanWaveformWindow（AWD）WaveformCalculator（WaveScan&AWD）ResultsBrowserSnapshotToolAnnotatingComponentDisplaySimulationResultsDisplayTools波形顯示工具選擇：

AccessiblefromtheSession-OptionscommandwindowinADEtoswitchbetweenAWDandWavescanSimulationResultsDisplayToo