2023年IC設(shè)計(jì)基礎(chǔ)流程、工藝、版圖、器件筆試集錦doc

IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）筆試集錦1、 我們公司的產(chǎn)品是集成電路,請(qǐng)描述一下你對(duì)集成電路的結(jié)識(shí),列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CＭOS、MＣU、ＲＩSC、CISC、DＳP、ASIC、FPGA等的概念)。(仕蘭微面試題目）什么是ＭCU？MCU(MiｃrｏＣontrｏllerＵnit)，又稱(chēng)單片微型計(jì)算機(jī)(SingｌeChipＭicroｃｏmpｕter)，簡(jiǎn)稱(chēng)單片機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計(jì)算機(jī)的CPU、RAM、ＲOＭ、定期數(shù)器和多種I/O接口集成在一片芯片上,形成芯片級(jí)的計(jì)算機(jī)。MＣU的分類(lèi)ＭCU按其存儲(chǔ)器類(lèi)型可分為MAＳＫ(掩模)ROM、OTP(一次性可編程)ROM、FLAＳHＲOM等類(lèi)型。MASＫＲＯＭ的MＣU價(jià)格便宜,但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合;FALSＨROM的MCＵ程序可以反復(fù)擦寫(xiě),靈活性很強(qiáng)，但價(jià)格較高,適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開(kāi)發(fā)用途；OTPRＯM的MCU價(jià)格介于前兩者之間,同時(shí)又擁有一次性可編程能力，適合既規(guī)定一定靈活性,又規(guī)定低成本的應(yīng)用場(chǎng)合，特別是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。RISC為ＲedｕcedＩｎstructionSetCｏmｐutiｎｇ的縮寫(xiě)，中文翻譯為精簡(jiǎn)執(zhí)令運(yùn)算集,好處是ＣPU核心很容易就能提高效能且消耗功率低，但程式撰寫(xiě)較為復(fù)雜;常見(jiàn)的ＲISC解決器如Mac的PｏwｅrPＣ系列。CISC就是CoｍplｅxInｓtrｕctionＳｅtComｐuｔing的縮寫(xiě),中文翻譯為復(fù)雜指令運(yùn)算集，它只是ＣPＵ分類(lèi)的一種,好處是CPＵ所提供能用的指令較多、程式撰寫(xiě)容易,常見(jiàn)80X86相容的CPＵ即是此類(lèi)。DSP有兩個(gè)意思,既可以指數(shù)字信號(hào)解決這門(mén)理論，此時(shí)它是DｉgiｔａｌＳiｇnaｌPｒocｅsｓing的縮寫(xiě);也可以是DigitaｌSigｎalProｃessor的縮寫(xiě)，表達(dá)數(shù)字信號(hào)解決器，有時(shí)也縮寫(xiě)為DSPs,以示與理論的區(qū)別。2、FＰＧA和AＳIC的概念，他們的區(qū)別。(未知）答案：FPＧA是可編程ASＩC。AＳIＣ:專(zhuān)用集成電路,它是面向?qū)ｉT(mén)用途的電路，專(zhuān)門(mén)為一個(gè)用戶(hù)設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶(hù)的特定規(guī)定，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它ASIC(ＡppliｃaｔioｎSpecifｉcIＣ)相比,它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制導(dǎo)致本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢查等優(yōu)點(diǎn)３、什么叫做ＯTP片、掩膜片，兩者的區(qū)別何在?（仕蘭微面試題目）otp是一次可編程（ｏｎｅtimｅｐrｏgramme)，掩膜就是mcu出廠的時(shí)候程序已經(jīng)固化到里面去了，不能在寫(xiě)程序進(jìn)去!（４、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種?（仕蘭微面試題目)5、描述你對(duì)集成電路設(shè)計(jì)流程的結(jié)識(shí)。（仕蘭微面試題目)6、簡(jiǎn)述FＰGA等可編程邏輯器件設(shè)計(jì)流程。(仕蘭微面試題目)7、IC設(shè)計(jì)前端到后端的流程和eｄａ工具。（未知)8、從ＲTLsyｎｔhesis到tapｅouｔ之間的設(shè)計(jì)floｗ,并列出其中各步使用的ｔｏoｌ.（未知)９、Aｓｉc的ｄｅsignflow。（威盛VＩＡ202３.１1.06上海筆試試題)10、寫(xiě)出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛)１1、集成電路前段設(shè)計(jì)流程,寫(xiě)出相關(guān)的工具。（揚(yáng)智電子筆試)先介紹下IC開(kāi)發(fā)流程:1.)代碼輸入(dｅsigninput)用ｖhｄl或者是vｅrilog語(yǔ)言來(lái)完畢器件的功能描述,生成hdl代碼語(yǔ)言輸入工具：SUMMITＶＩSUＡＬHDLMＥNTOＲRENIOＲ圖形輸入：composｅr(cａdence);vｉewlｏgic(viｅｗdraw)2.)電路仿真（circuitsimulatｉon）將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否對(duì)的數(shù)字電路仿真工具：Veroｌog:ＣADENＣEＶｅｒoｌig－XLＳＹＮOPSＹSＶCSMENTORModle-sｉmVHDＬ：ＣAＤＥＮCENＣ-ｖｈdlSYＮOPＳYSVＳSMＥNＴO(shè)RModｌe-sim模擬電路仿真工具:AVANTIＨSpicｅpｓpｉce，spectremiｃromicrｏwave:eｅsofｔ:hｐ3.）邏輯綜合（syntｈesｉsｔoolｓ）邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成相應(yīng)一定工藝手段的門(mén)級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門(mén)沿（ｇａt(yī)esdeｌay)反標(biāo)到生成的門(mén)級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱(chēng)為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程?（仕蘭微面試題目）13、是否接觸過(guò)自動(dòng)布局布線?請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素？(仕蘭微面試題目）14、描述你對(duì)集成電路工藝的結(jié)識(shí)。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0．2５,0.1８指的是什么？(仕蘭微面試題目)16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中,摻雜有哪幾種方式？(仕蘭微面試題目)18、描述CMOＳ電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？(仕蘭微面試題目）19、解釋laｔcｈ－ｕp現(xiàn)象和Ａntenｎａｅffeｃt和其防止措施．(未知)20、什么叫Latｃhｕp?(科廣試題）21、什么叫窄溝效應(yīng)?(科廣試題)22、什么是ＮMOS、ＰMOS、ＣMOＳ？什么是增強(qiáng)型、耗盡型？什么是PNP、ＮPN?他們有什么差別?(仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管,N阱的阱電位的連接有什么規(guī)定?(仕蘭微面試題目)24、畫(huà)出CMOＳ晶體管的ＣROSS－ＯVER圖(應(yīng)當(dāng)是縱剖面圖)，給出所有也許的傳輸特性和轉(zhuǎn)移特性。(Ｉnfｉneon筆試試題）２5、以intｅｒvｅr為例,寫(xiě)出N阱CMOS的procｅss流程,并畫(huà)出剖面圖。(科廣試題)26、Ｐl(wèi)ｅaseexｐｌainhoｗwedeｓcｒibetherｅｓiｓtanceinsemｉcｏnｄｕｃtor.Ｃｏｍparｅthｅresistanceofameｔａl，polｙandｄｉｆfuｓionintrandｉtionalCＭＯSprｏｃeｓs.(威盛筆試題ｃircuiｔdesign-bｅijing-０３.11.09）27、說(shuō)明mos一半工作在什么區(qū)。(凹凸的題目和面試)2８、畫(huà)p-bulk的nｍｏs截面圖。（凹凸的題目和面試）29、寫(xiě)schemaｔｉcnoｔｅ（？）,越多越好。（凹凸的題目和面試）3０、寄生效應(yīng)在ｉc設(shè)計(jì)中如何加以克服和運(yùn)用。(未知)3１、太底層的MOS管物理特性感覺(jué)一般不大會(huì)作為筆試面試題，由于全是微電子物理,公式推導(dǎo)太羅索,除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件:Ｃadeｎce，Ｓynopsys，Avａnt，ＵＮIＸ當(dāng)然也要大約會(huì)操作。32、uｎix命令ｃp-r,ｒｍ,unａme。（揚(yáng)智電子筆試)2、 如何成為IC設(shè)計(jì)高手？如何提高自己的設(shè)計(jì)能力?自己的感受是,IC設(shè)計(jì)不同于一般的板級(jí)電子設(shè)計(jì)，由于流片的投資更大,復(fù)雜度更高,系統(tǒng)性更強(qiáng)，所以學(xué)習(xí)起來(lái)也有些更故意思的地方。這里就斗膽跳過(guò)基本電子知識(shí)的方面，單就一些特別的地方來(lái)表達(dá)一下個(gè)體的感受。一方面,作為初學(xué)者，需要了解的是IC設(shè)計(jì)的基本流程。應(yīng)當(dāng)做到以下幾點(diǎn)：基本清楚系統(tǒng)、前端、后端設(shè)計(jì)和驗(yàn)證的過(guò)程,IC設(shè)計(jì)同半導(dǎo)體物理、通信或多媒體系統(tǒng)設(shè)計(jì)之間的關(guān)系,了解數(shù)字電路、混合信號(hào)的基本設(shè)計(jì)過(guò)程，弄清楚ＡSIＣ，CＯT這些基本的行業(yè)模式。竊認(rèn)為這點(diǎn)對(duì)于培養(yǎng)愛(ài)好,建立自己未來(lái)的技術(shù)生涯規(guī)劃是十分重要的。學(xué)習(xí)基本的設(shè)計(jì)知識(shí)，建議讀一下臺(tái)灣ＣIＣ的一些設(shè)計(jì)教材,很多都是經(jīng)典的總結(jié)。EDA技術(shù)的學(xué)習(xí):對(duì)于ＩC設(shè)計(jì)者來(lái)說(shuō),EDＡ工具意義重大,透過(guò)ＥDＡ工具商的推介,可以了解到新的設(shè)計(jì)理念。國(guó)內(nèi)不少ＩC設(shè)計(jì)者,是單純從EDA的角度被帶入ＩＣ設(shè)計(jì)領(lǐng)域的,也有很多的設(shè)計(jì)者在沒(méi)有接觸到深亞微米工藝的時(shí)候,也是通過(guò)EDＡ廠家的推廣培訓(xùn)建立基本概念。同時(shí),對(duì)一些高難度的設(shè)計(jì),辨認(rèn)和選擇工具也是十分重要的。假如你希望有較高的設(shè)計(jì)水平，積累經(jīng)驗(yàn)是一個(gè)必需的過(guò)程。經(jīng)驗(yàn)積累的效率是有也許提高的。以下幾點(diǎn)可以參考:1、學(xué)習(xí)借鑒一些經(jīng)典設(shè)計(jì)，其中的許多細(xì)節(jié)是使你的設(shè)計(jì)成為產(chǎn)品時(shí)必需注意的。有些也許是為了適應(yīng)工藝參數(shù)的變化,有些也許是為了加速開(kāi)關(guān)過(guò)程，有些也許是為了保證系統(tǒng)的穩(wěn)定性等。通過(guò)訪真細(xì)細(xì)觀測(cè)這些細(xì)節(jié)，既有收益,也會(huì)有樂(lè)趣。項(xiàng)目組之間,特別是項(xiàng)目組成員之間經(jīng)常交流,可避免犯同樣錯(cuò)誤。2、查文獻(xiàn)資料是一個(gè)好方法。同"老師傅"一同做項(xiàng)目積累經(jīng)驗(yàn)也較快。假如有機(jī)會(huì)參與一些有很好設(shè)計(jì)背景的人做的培訓(xùn)，最佳是互動(dòng)式的，也會(huì)有較好的收獲。３、當(dāng)你初步完畢一項(xiàng)設(shè)計(jì)的時(shí)侯，應(yīng)當(dāng)做幾項(xiàng)檢查:了解芯片生產(chǎn)廠的工藝,器件模型參數(shù)的變化,并據(jù)此擬定進(jìn)行參數(shù)掃描仿真的范圍。了解所設(shè)計(jì)產(chǎn)品的實(shí)際使用環(huán)境，對(duì)的設(shè)立系統(tǒng)仿真的輸入條件及負(fù)載模型。嚴(yán)格執(zhí)行設(shè)計(jì)規(guī)則和流程對(duì)減少設(shè)計(jì)錯(cuò)誤也很有幫助。4、此外，你需要知識(shí)的交流，要重視同前端或系統(tǒng)的交流，深刻理解設(shè)計(jì)的約束條件。作為初學(xué)者，往往不太清楚系統(tǒng)，除了通過(guò)設(shè)計(jì)文檔和會(huì)議交流來(lái)理解自己的設(shè)計(jì)任務(wù)規(guī)范，同系統(tǒng)和前端的溝通是IＣ設(shè)計(jì)必不可少的。所謂設(shè)計(jì)技巧,都是在明了約束條件的基礎(chǔ)上而言的，系統(tǒng)或前端的設(shè)計(jì)工程師，往往可以給初學(xué)者很多指導(dǎo)性的意見(jiàn)。5、重視同后端和加工線的交流:IＣ設(shè)計(jì)的復(fù)雜度太高，除了借助EＤA工具商的積極推介來(lái)建立概念之外,IC設(shè)計(jì)者還應(yīng)當(dāng)積極地同設(shè)計(jì)環(huán)節(jié)的上下游,如后端設(shè)計(jì)服務(wù)或加工服務(wù)的工程師,工藝工程師之間進(jìn)行積極溝通和學(xué)習(xí)。對(duì)于初學(xué)者來(lái)說(shuō),后端加工廠家往往可認(rèn)為他們帶來(lái)一些經(jīng)典的基本理念,一些不能犯的錯(cuò)誤等基本戒條。一些好的后端服務(wù)公司，不僅能提供十分嚴(yán)格的DeｓignKit,還可以給出混合信號(hào)設(shè)計(jì)方面十分有益的指導(dǎo),幫助初學(xué)者走好起步之路。加工方面的知識(shí),對(duì)于ＩC設(shè)計(jì)的"產(chǎn)品化＂更是十分關(guān)鍵。6、重視驗(yàn)證和測(cè)試，做一個(gè)"偏執(zhí)狂"：IC設(shè)計(jì)的風(fēng)險(xiǎn)比板級(jí)電子設(shè)計(jì)來(lái)的更大，因此實(shí)驗(yàn)的機(jī)會(huì)十分寶貴,"偏執(zhí)狂"的精神,對(duì)ＩC設(shè)計(jì)的成功來(lái)說(shuō)十分關(guān)鍵。除了依靠公司成熟的設(shè)計(jì)環(huán)境,DeｓｉgｎKit和體制的規(guī)范來(lái)保證成功之外,對(duì)驗(yàn)證的重視和深刻理解,是一個(gè)IC設(shè)計(jì)者能否經(jīng)受壓力和享受成功十分關(guān)鍵的部分。由于流片的機(jī)會(huì)相對(duì)不多，因此找機(jī)會(huì)更多地參與和理解測(cè)試，對(duì)產(chǎn)品成功和失敗的認(rèn)真總結(jié)與分析，是一個(gè)IC設(shè)計(jì)者成長(zhǎng)的必經(jīng)之路。同行交流以及工作環(huán)境的重要性：IC設(shè)計(jì)的復(fù)雜性和技術(shù)的快速發(fā)展，使得同行之間的交流十分關(guān)鍵，多參與一些適合自己水平的討論組和行業(yè)會(huì)議,對(duì)提高水平也是十分有益的。通過(guò)同行之間的交流，還可以發(fā)現(xiàn)環(huán)境對(duì)于IC設(shè)計(jì)水平的重要影響。公司的財(cái)力,產(chǎn)品的方向,項(xiàng)目的難度,很大限度上可以影響到一個(gè)設(shè)計(jì)者可以達(dá)成的最高水平。辯證地結(jié)識(shí)自己的技術(shù)提高和環(huán)境之間的互相關(guān)系，將是國(guó)內(nèi)的設(shè)計(jì)者在一定的階段會(huì)碰到的問(wèn)題.芯片封裝術(shù)語(yǔ)１、BＧA(bａｌlｇriｄarｒay)球形觸點(diǎn)陳列，表面貼裝型封裝之一。在印刷基板的背面按陳列方式制作出球形凸點(diǎn)用以代替引腳,在印刷基板的正面裝配LSI芯片,然后用模壓樹(shù)脂或灌封方法進(jìn)行密封。也稱(chēng)為凸點(diǎn)陳列載體(PＡC)。引腳可超過(guò)２00，是多引腳LＳI用的一種封裝。封裝本體也可做得比ＱFP(四側(cè)引腳扁平封裝)小。例如,引腳中心距為1．5mm的360引腳BＧＡ僅為３１mm見(jiàn)方；而引腳中心距為0．5mm的３0４引腳QＦP為40mｍ見(jiàn)方。并且ＢGA不用緊張QFP那樣的引腳變形問(wèn)題。該封裝是美國(guó)Motｏrolａ公司開(kāi)發(fā)的,一方面在便攜式電話等設(shè)備中被采用，此后在美國(guó)有可能在個(gè)人計(jì)算機(jī)中普及。最初,BGA的引腳(凸點(diǎn)）中心距為１.５ｍm,引腳數(shù)為225。現(xiàn)在也有一些LSI廠家正在開(kāi)發(fā)500引腳的ＢGA。ＢGA的問(wèn)題是回流焊后的外觀檢查?，F(xiàn)在尚不清楚是否有效的外觀檢查方法。有的認(rèn)為,由于焊接的中心距較大，連接可以看作是穩(wěn)定的，只能通過(guò)功能檢查來(lái)解決。美國(guó)Motoｒola公司把用模壓樹(shù)脂密封的封裝稱(chēng)為OMPAC,而把灌封方法密封的封裝稱(chēng)為GPＡC(見(jiàn)OMPＡＣ和GPＡC)。2、BQFＰ(quadflatpackagｅwitｈbumper)帶緩沖墊的四側(cè)引腳扁平封裝。QFP封裝之一，在封裝本體的四個(gè)角設(shè)立突起(緩沖墊)以防止在運(yùn)送過(guò)程中引腳發(fā)生彎曲變形。美國(guó)半導(dǎo)體廠家重要在微解決器和ASIＣ等電路中采用此封裝。引腳中心距0.６35mｍ,引腳數(shù)從8４到196左右(見(jiàn)QＦP)。3、碰焊PGA（buttjointpinｇridaｒraｙ）表面貼裝型PGＡ的別稱(chēng)(見(jiàn)表面貼裝型PＧA）。4、C-(ceramic)表達(dá)陶瓷封裝的記號(hào)。例如,ＣDIP表達(dá)的是陶瓷DIP。是在實(shí)際中經(jīng)常使用的記號(hào)。5、Cerdip用玻璃密封的陶瓷雙列直插式封裝，用于ECLＲAM，DSP(數(shù)字信號(hào)解決器)等電路。帶有玻璃窗口的Ｃerdｉp用于紫外線擦除型EＰROＭ以及內(nèi)部帶有ＥPROM的微機(jī)電路等。引腳中心距2.54ｍm,引腳數(shù)從8到４2。在日本,此封裝表達(dá)為DＩP-G(Ｇ即玻璃密封的意思)。6、Ceｒquａｄ表面貼裝型封裝之一,即用下密封的陶瓷QFP,用于封裝DSP等的邏輯LSI電路。帶有窗口的Ceｒquad用于封裝EＰROＭ電路。散熱性比塑料QFP好,在自然空冷條件下可允許1.5~2W的功率。但封裝成本比塑料QFP高3~5倍。引腳中心距有1.27ｍm、0．8mm、0.65mm、0.5mm、0.4mm等多種規(guī)格。引腳數(shù)從32到368。7、ＣＬCC（ceraｍｉcleaｄedｃhiｐcarｒier）帶引腳的陶瓷芯片載體，表面貼裝型封裝之一,引腳從封裝的四個(gè)側(cè)面引出,呈丁字形。帶有窗口的用于封裝紫外線擦除型EPＲOM以及帶有ＥPRＯM的微機(jī)電路等。此封裝也稱(chēng)為QＦJ、QＦＪ-G(見(jiàn)QFJ)。8、ＣOＢ(chｉponｂoaｒd)板上芯片封裝,是裸芯片貼裝技術(shù)之一,半導(dǎo)體芯片交接貼裝在印刷線路板上，芯片與基板的電氣連接用引線縫合方法實(shí)現(xiàn),芯片與基板的電氣連接用引線縫合方法實(shí)現(xiàn),并用樹(shù)脂覆蓋以保證可靠性。雖然COＢ是最簡(jiǎn)樸的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如TAB和倒片焊技術(shù)。９、ＤFP(dｕaｌflatpａckage)雙側(cè)引腳扁平封裝。是SＯP的別稱(chēng)(見(jiàn)SOP)。以前曾有此稱(chēng)法,現(xiàn)在已基本上不用。1０、DIC(ｄualin－lineceｒａmicpackage)陶瓷DIＰ（含玻璃密封）的別稱(chēng)(見(jiàn)ＤIP）.11、ＤＩL(ｄuaｌin-line)ＤＩP的別稱(chēng)（見(jiàn)ＤIP)。歐洲半導(dǎo)體廠家多用此名稱(chēng)。1２、ＤIP(ｄｕalin-linepackage）雙列直插式封裝。插裝型封裝之一,引腳從封裝兩側(cè)引出,封裝材料有塑料和陶瓷兩種。DＩP是最普及的插裝型封裝,應(yīng)用范圍涉及標(biāo)準(zhǔn)邏輯IＣ,存貯器ＬＳI,微機(jī)電路等。引腳中心距2.54mｍ，引腳數(shù)從６到64。封裝寬度通常為15.２mm。有的把寬度為7．52mm和10.１6ｍｍ的封裝分別稱(chēng)為ｓkinnyＤIＰ和sｌimDIP(窄體型DIP)。但多數(shù)情況下并不加區(qū)分,只簡(jiǎn)樸地統(tǒng)稱(chēng)為ＤIP。此外,用低熔點(diǎn)玻璃密封的陶瓷DIＰ也稱(chēng)為cｅrdip(見(jiàn)cerｄip)。13、DSＯ(dualｓmａlｌｏut－linｔ)雙側(cè)引腳小外形封裝。SOＰ的別稱(chēng)(見(jiàn)SOＰ)。部分半導(dǎo)體廠家采用此名稱(chēng)。14、DICP(dｕaｌtaｐecａｒrierpａckage)雙側(cè)引腳帶載封裝。ＴＣＰ（帶載封裝)之一。引腳制作在絕緣帶上并從封裝兩側(cè)引出。由于利用的是TAB(自動(dòng)帶載焊接)技術(shù)，封裝外形非常薄。常用于液晶顯示驅(qū)動(dòng)LSI,但多數(shù)為定制品。此外,0.5ｍm厚的存儲(chǔ)器ＬＳＩ簿形封裝正處在開(kāi)發(fā)階段。在日本，按照EIAJ(日本電子機(jī)械工業(yè)）會(huì)標(biāo)準(zhǔn)規(guī)定，將ＤＩCP命名為DTP。15、DIP(duaｌｔapｅcarriｅｒpacｋage)同上。日本電子機(jī)械工業(yè)會(huì)標(biāo)準(zhǔn)對(duì)DTCＰ的命名（見(jiàn)DTCP)。1６、FP(fｌatpackage)扁平封裝。表面貼裝型封裝之一。QFP或ＳOP(見(jiàn)QFP和SOP)的別稱(chēng)。部分半導(dǎo)體廠家采用此名稱(chēng)。17、flip－ｃhiｐ倒焊芯片。裸芯片封裝技術(shù)之一,在ＬＳI芯片的電極區(qū)制作好金屬凸點(diǎn),然后把金屬凸點(diǎn)與印刷基板上的電極區(qū)進(jìn)行壓焊連接。封裝的占有面積基本上與芯片尺寸相同。是所有封裝技術(shù)中體積最小、最薄的一種。但假如基板的熱膨脹系數(shù)與LSＩ芯片不同，就會(huì)在接合處產(chǎn)生反映,從而影響連接的可靠性。因此必須用樹(shù)脂來(lái)加固ＬSI芯片,并使用熱膨脹系數(shù)基本相同的基板材料。1８、ＦQFP(fiｎepｉtchqｕadflａｔpackage)小引腳中心距ＱFP。通常指引腳中心距小于0．6５mm的QFＰ(見(jiàn)ＱFP)。部分導(dǎo)導(dǎo)體廠家采用此名稱(chēng)。1９、CＰAC(ｇloｂetoppadarrａycarrｉer）美國(guó)Motorolａ公司對(duì)BGA的別稱(chēng)（見(jiàn)BGA)。２0、ＣＱＦP(quａdｆiaｔｐacｋagewithguarｄｒiｎｇ)帶保護(hù)環(huán)的四側(cè)引腳扁平封裝。塑料QFP之一，引腳用樹(shù)脂保護(hù)環(huán)掩蔽,以防止彎曲變形。在把LSI組裝在印刷基板上之前，從保護(hù)環(huán)處切斷引腳并使其成為海鷗翼狀(L形狀)。這種封裝在美國(guó)Motｏrola公司已批量生產(chǎn)。引腳中心距0．5mm，引腳數(shù)最多為20８左右。2１、H－（wｉtｈheatsiｎk)表達(dá)帶散熱器的標(biāo)記。例如，HSOＰ表達(dá)帶散熱器的SOＰ。22、pingｒｉdarray(suｒfacemoｕｎttｙpｅ)表面貼裝型PGA。通常ＰGA為插裝型封裝,引腳長(zhǎng)約3.４mm。表面貼裝型PＧＡ在封裝的底面有陳列狀的引腳，其長(zhǎng)度從1.５mm到２.０mｍ。貼裝采用與印刷基板碰焊的方法，因而也稱(chēng)為碰焊PＧＡ。由于引腳中心距只有1．2７mm,比插裝型PGA小一半，所以封裝本體可制作得不怎么大,而引腳數(shù)比插裝型多(250~5２8),是大規(guī)模邏輯LSI用的封裝。封裝的基材有多層陶瓷基板和玻璃環(huán)氧樹(shù)脂印刷基數(shù)。以多層陶瓷基材制作封裝已經(jīng)實(shí)用化。23、JLCC(J-leadedchipcarrier)J形引腳芯片載體。指帶窗口CLＣC和帶窗口的陶瓷QFJ的別稱(chēng)（見(jiàn)ＣLＣＣ和ＱFＪ)。部分半導(dǎo)體廠家采用的名稱(chēng)。24、LCC(Lｅａdlesschiｐcａｒｒier)無(wú)引腳芯片載體。指陶瓷基板的四個(gè)側(cè)面只有電極接觸而無(wú)引腳的表面貼裝型封裝。是高速和高頻IＣ用封裝,也稱(chēng)為陶瓷QFN或ＱFＮ－Ｃ(見(jiàn)QFN）。25、ＬGA(landgriｄarraｙ)觸點(diǎn)陳列封裝。即在底面制作有陣列狀態(tài)坦電極觸點(diǎn)的封裝。裝配時(shí)插入插座即可。現(xiàn)已實(shí)用的有2２7觸點(diǎn)（1.２７mm中心距)和447觸點(diǎn)（2.５４mｍ中心距）的陶瓷ＬGＡ,應(yīng)用于高速邏輯LSI電路。LGA與QFＰ相比，可以以比較小的封裝容納更多的輸入輸出引腳。此外,由于引線的阻抗小,對(duì)于高速LSＩ是很合用的。但由于插座制作復(fù)雜,成本高,現(xiàn)在基本上不怎么使用。預(yù)計(jì)此后對(duì)其需求會(huì)有所增長(zhǎng)。26、ＬO(píng)C（leａdoncｈｉｐ)芯片上引線封裝。LＳI封裝技術(shù)之一,引線框架的前端處在芯片上方的一種結(jié)構(gòu)，芯片的中心附近制作有凸焊點(diǎn),用引線縫合進(jìn)行電氣連接。與本來(lái)把引線框架布置在芯片側(cè)面附近的結(jié)構(gòu)相比,在相同大小的封裝中容納的芯片達(dá)１mm左右寬度。27、ＬQＦP(loｗprｏfiｌequａｄflatpaｃkagｅ)薄型QFＰ。指封裝本體厚度為１.4mm的ＱFP,是日本電子機(jī)械工業(yè)會(huì)根據(jù)制定的新ＱＦP外形規(guī)格所用的名稱(chēng)。２８、L－QUAD陶瓷QＦP之一。封裝基板用氮化鋁，基導(dǎo)熱率比氧化鋁高７～8倍，具有較好的散熱性。封裝的框架用氧化鋁,芯片用灌封法密封，從而克制了成本。是為邏輯LSＩ開(kāi)發(fā)的一種封裝，在自然空冷條件下可允許W3的功率?，F(xiàn)已開(kāi)發(fā)出了2０8引腳(0.５ｍm中心距）和16０引腳(0.６５mｍ中心距）的LＳI邏輯用封裝，并于1993年10月開(kāi)始投入批量生產(chǎn)。29、MＣＭ(mｕｌtｉ-cｈipmodulｅ）多芯片組件。將多塊半導(dǎo)體裸芯片組裝在一塊布線基板上的一種封裝。根據(jù)基板材料可分為ＭCM-L,ＭCM－C和MCM－D三大類(lèi)。ＭＣM－L是使用通常的玻璃環(huán)氧樹(shù)脂多層印刷基板的組件。布線密度不怎么高，成本較低。MCM-Ｃ是用厚膜技術(shù)形成多層布線,以陶瓷(氧化鋁或玻璃陶瓷)作為基板的組件,與使用多層陶瓷基板的厚膜混合IC類(lèi)似。兩者無(wú)明顯差別。布線密度高于MCM－L。MCM－D是用薄膜技術(shù)形成多層布線，以陶瓷（氧化鋁或氮化鋁)或Sｉ、Al作為基板的組件。布線密謀在三種組件中是最高的,但成本也高。３0、MFP(minｉｆlaｔpackage）小形扁平封裝。塑料SOP或ＳSOP的別稱(chēng)(見(jiàn)SOP和SSＯP)。部分半導(dǎo)體廠家采用的名稱(chēng)。31、MQFP（mｅｔricｑuaｄfｌａt(yī)paｃkage)按照J(rèn)EDＥＣ(美國(guó)聯(lián)合電子設(shè)備委員會(huì))標(biāo)準(zhǔn)對(duì)ＱFP進(jìn)行的一種分類(lèi)。指引腳中心距為0．6５mm、本體厚度為3.8ｍm～2.0mｍ的標(biāo)準(zhǔn)QFP(見(jiàn)QFＰ)。32、MQUＡＤ（meｔalqｕaｄ)美國(guó)Ｏlin公司開(kāi)發(fā)的一種QＦP封裝?；迮c封蓋均采用鋁材,用粘合劑密封。在自然空冷條件下可允許2.5W~2.８Ｗ的功率。日本新光電氣工業(yè)公司于1993年獲得特許開(kāi)始生產(chǎn)。33、ＭSP(ｍinisquaｒeｐａckage）ＱFI的別稱(chēng)(見(jiàn)QFＩ），在開(kāi)發(fā)初期多稱(chēng)為MSＰ。ＱＦI是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱(chēng)。34、OPMＡＣ(overmolｄedpadarraycarｒiｅｒ)模壓樹(shù)脂密封凸點(diǎn)陳列載體。美國(guó)Motｏrｏla公司對(duì)模壓樹(shù)脂密封BGA采用的名稱(chēng)(見(jiàn)BGA）。35、P-(pｌasｔｉc)表達(dá)塑料封裝的記號(hào)。如PDＩP表達(dá)塑料ＤＩP。3６、PAC(paｄarｒaycａrrier）凸點(diǎn)陳列載體，ＢＧA的別稱(chēng)(見(jiàn)BGA)。37、PCLP(prｉｎtｅｄｃircuitboａｒdleadlｅssｐackagｅ)印刷電路板無(wú)引線封裝。日本富士通公司對(duì)塑料QＦN(塑料LCＣ）采用的名稱(chēng)(見(jiàn)ＱＦN)。引腳中心距有0.5５ｍm和0.4ｍm兩種規(guī)格。目前正處在開(kāi)發(fā)階段。３8、ＰFＰF(pｌａｓtiｃfｌatpackａge)塑料扁平封裝。塑料ＱFP的別稱(chēng)(見(jiàn)ＱFＰ)。部分LSI廠家采用的名稱(chēng)。39、PGA(pingｒidａｒｒay）陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝基材基本上都采用多層陶瓷基板。在未專(zhuān)門(mén)表達(dá)出材料名稱(chēng)的情況下,多數(shù)為陶瓷PGＡ,用于高速大規(guī)模邏輯LＳI電路。成本較高。引腳中心距通常為２.５4mm,引腳數(shù)從6４到447左右。了為減少成本,封裝基材可用玻璃環(huán)氧樹(shù)脂印刷基板代替。也有6４～２５6引腳的塑料PGＡ。此外，尚有一種引腳中心距為1．27mm的短引腳表面貼裝型PGA(碰焊ＰGＡ）。(見(jiàn)表面貼裝型ＰGA)。40、piｇgyｂａｃk馱載封裝。指配有插座的陶瓷封裝，形關(guān)與DIＰ、ＱFP、QFN相似。在開(kāi)發(fā)帶有微機(jī)的設(shè)備時(shí)用于評(píng)價(jià)程序確認(rèn)操作。例如,將ＥＰROM插入插座進(jìn)行調(diào)試。這種封裝基本上都是定制品，市場(chǎng)上不怎么流通。41、PLＣC(pｌasticleａdｅｄchiｐｃarrｉeｒ)帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個(gè)側(cè)面引出,呈丁字形，是塑料制品。美國(guó)德克薩斯儀器公司一方面在64k位DRＡＭ和２56ｋDＲＡＭ中采用,現(xiàn)在已經(jīng)普及用于邏輯LSI、DLD(或程邏輯器件)等電路。引腳中心距1.27ｍｍ，引腳數(shù)從18到８4。Ｊ形引腳不易變形,比QFP容易操作,但焊接后的外觀檢查較為困難。PＬCＣ與LCＣ（也稱(chēng)QＦＮ)相似。以前,兩者的區(qū)別僅在于前者用塑料,后者用陶瓷。但現(xiàn)在已經(jīng)出現(xiàn)用陶瓷制作的J形引腳封裝和用塑料制作的無(wú)引腳封裝(標(biāo)記為塑料LCC、PCＬP、Ｐ－LCC等），已經(jīng)無(wú)法分辨。為此,日本電子機(jī)械工業(yè)會(huì)于１９８8年決定,把從四側(cè)引出J形引腳的封裝稱(chēng)為QFＪ,把在四側(cè)帶有電極凸點(diǎn)的封裝稱(chēng)為QFＮ(見(jiàn)QFJ和QＦN)。42、P－LCC（ｐlastiｃteadlｅsschｉpcarrｉeｒ)(plａｓticｌeａdｅｄcｈipｃurrier)有時(shí)候是塑料QFJ的別稱(chēng)，有時(shí)候是ＱFＮ(塑料ＬCC)的別稱(chēng)（見(jiàn)QFJ和QFN)。部分ＬSI廠家用PLCC表達(dá)帶引線封裝,用P－ＬＣＣ表達(dá)無(wú)引線封裝，以示區(qū)別。43、QＦH（ｑuａdfｌａt(yī)highpackａge）四側(cè)引腳厚體扁平封裝。塑料ＱFP的一種，為了防止封裝本體斷裂,QFＰ本體制作得較厚(見(jiàn)QFP)。部分半導(dǎo)體廠家采用的名稱(chēng)。44、QFI（ｑuadflatI-lｅadｅdｐaｃkgａc)四側(cè)I形引腳扁平封裝。表面貼裝型封裝之一。引腳從封裝四個(gè)側(cè)面引出，向下呈I字。也稱(chēng)為MSP(見(jiàn)MSP）。貼裝與印刷基板進(jìn)行碰焊連接。由于引腳無(wú)突出部分,貼裝占有面積小于QFP。日立制作所為視頻模擬ＩＣ開(kāi)發(fā)并使用了這種封裝。此外，日本的Motoｒｏla公司的PＬLＩＣ也采用了此種封裝。引腳中心距１.27ｍm,引腳數(shù)從１8于68。４5、QFJ(qｕadfｌatJ-leａdedpaｃｋage)四側(cè)J形引腳扁平封裝。表面貼裝封裝之一。引腳從封裝四個(gè)側(cè)面引出,向下呈J字形。是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱(chēng)。引腳中心距1.27mm。材料有塑料和陶瓷兩種。塑料QFJ多數(shù)情況稱(chēng)為PLCC(見(jiàn)PLCＣ),用于微機(jī)、門(mén)陳列、ＤRAＭ、ASSＰ、OTP等電路。引腳數(shù)從18至84。陶瓷ＱFＪ也稱(chēng)為CLＣC、JLＣC(見(jiàn)CＬCＣ)。帶窗口的封裝用于紫外線擦除型EPROM以及帶有EPROM的微機(jī)芯片電路。引腳數(shù)從３２至84。46、ＱFＮ（ｑｕaｄｆlaｔｎoｎ-ｌeadedｐackaｇe）四側(cè)無(wú)引腳扁平封裝。表面貼裝型封裝之一?，F(xiàn)在多稱(chēng)為ＬCＣ。QFＮ是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱(chēng)。封裝四側(cè)配置有電極觸點(diǎn)，由于無(wú)引腳,貼裝占有面積比QFP小,高度比QFＰ低。但是，當(dāng)印刷基板與封裝之間產(chǎn)生應(yīng)力時(shí),在電極接觸處就不能得到緩解。因此電極觸點(diǎn)難于作到ＱFＰ的引腳那樣多,一般從14到100左右。材料有陶瓷和塑料兩種。當(dāng)有LCC標(biāo)記時(shí)基本上都是陶瓷ＱFN。電極觸點(diǎn)中心距1.２7mm。塑料QFN是以玻璃環(huán)氧樹(shù)脂印刷基板基材的一種低成本封裝。電極觸點(diǎn)中心距除1.27mm外,尚有０.６5ｍm和０.５mm兩種。這種封裝也稱(chēng)為塑料LＣＣ、PCLC、P－ＬCＣ等。47、QFP(qｕａdｆlatpacｋaｇｅ）四側(cè)引腳扁平封裝。表面貼裝型封裝之一，引腳從四個(gè)側(cè)面引出呈海鷗翼（Ｌ)型?；挠刑沾?、金屬和塑料三種。從數(shù)量上看,塑料封裝占絕大部分。當(dāng)沒(méi)有特別表達(dá)出材料時(shí)，多數(shù)情況為塑料QFP。塑料QＦP是最普及的多引腳LSI封裝。不僅用于微解決器,門(mén)陳列等數(shù)字邏輯LSI電路,并且也用于VTR信號(hào)解決音響信號(hào)解決等模擬ＬSＩ電路。引腳中心距有1.0mm、0．８ｍm、0.６5mｍ、0.５mｍ、０．4mｍ、0.3ｍm等多種規(guī)格。０.6５mm中心距規(guī)格中最多引腳數(shù)為3０4。日本將引腳中心距小于0.６5mm的QＦＰ稱(chēng)為QFP(ＦＰ)。但現(xiàn)在日本電子機(jī)械工業(yè)會(huì)對(duì)QFP的外形規(guī)格進(jìn)行了重新評(píng)價(jià)。在引腳中心距上不加區(qū)別，而是根據(jù)封裝本體厚度分為QFP(2．0mm~3.6ｍm厚)、LQFＰ(１．4mｍ厚)和TQＦＰ(１.0mｍ厚）三種。此外,有的LSＩ廠家把引腳中心距為０.5mm的QFP專(zhuān)門(mén)稱(chēng)為收縮型QＦP或SQFＰ、ＶQFP。但有的廠家把引腳中心距為０.65mm及０．4mｍ的QFP也稱(chēng)為SQFＰ,至使名稱(chēng)稍有一些混亂。QFP的缺陷是,當(dāng)引腳中心距小于0.6５mm時(shí),引腳容易彎曲。為了防止引腳變形，現(xiàn)已出現(xiàn)了幾種改善的QFP品種。如封裝的四個(gè)角帶有樹(shù)指緩沖墊的BＱFP（見(jiàn)BQFＰ);帶樹(shù)脂保護(hù)環(huán)覆蓋引腳前端的GQFP(見(jiàn)ＧQFP）；在封裝本體里設(shè)立測(cè)試凸點(diǎn)、放在防止引腳變形的專(zhuān)用夾具里就可進(jìn)行測(cè)試的ＴPQFＰ(見(jiàn)ＴPＱFP)。在邏輯LＳＩ方面,不少開(kāi)發(fā)品和高可靠品都封裝在多層陶瓷QFP里。引腳中心距最小為0.4mm、引腳數(shù)最多為34８的產(chǎn)品也已問(wèn)世。此外,也有用玻璃密封的陶瓷ＱFP(見(jiàn)Geｒqａd)。48、ＱＦＰ(FP)(QＦＰfiｎｅｐｉtch)小中心距QFP。日本電子機(jī)械工業(yè)會(huì)標(biāo)準(zhǔn)所規(guī)定的名稱(chēng)。指引腳中心距為0.55mm、0.4mｍ、0.3mm等小于0.6５mm的QＦP（見(jiàn)QFP)。49、QIC(qｕaｄin-lineceramicpacｋage）陶瓷QＦP的別稱(chēng)。部分半導(dǎo)體廠家采用的名稱(chēng)(見(jiàn)QFP、Ceｒquａd)。50、QIP(quadin-liｎeｐlastｉｃpackａｇe)塑料QFＰ的別稱(chēng)。部分半導(dǎo)體廠家采用的名稱(chēng)(見(jiàn)QFP）。５1、QＴCP(quadｔapｅcａrriｅｒpａckａgｅ)四側(cè)引腳帶載封裝。TCP封裝之一，在絕緣帶上形成引腳并從封裝四個(gè)側(cè)面引出。是運(yùn)用TAB技術(shù)的薄型封裝(見(jiàn)ＴＡB、TCP)。52、QTP(qｕaｄｔapｅcarｒierpａckagｅ)四側(cè)引腳帶載封裝。日本電子機(jī)械工業(yè)會(huì)于1９９3年４月對(duì)QTCP所制定的外形規(guī)格所用的名稱(chēng)(見(jiàn)TCP)。５3、ＱUIＬ(qｕadｉn-ｌｉnｅ)QUIP的別稱(chēng)（見(jiàn)QUIP)。54、QＵIP(quaｄin-linｅｐacｋａge)四列引腳直插式封裝。引腳從封裝兩個(gè)側(cè)面引出，每隔一根交錯(cuò)向下彎曲成四列。引腳中心距１.27mm,當(dāng)插入印刷基板時(shí),插入中心距就變成2．5mm。因此可用于標(biāo)準(zhǔn)印刷線路板。是比標(biāo)準(zhǔn)ＤＩＰ更小的一種封裝。日本電氣公司在臺(tái)式計(jì)算機(jī)和家電產(chǎn)品等的微機(jī)芯片中采用了些種封裝。材料有陶瓷和塑料兩種。引腳數(shù)６4。55、SＤＩP(shｒｉnkdualin-ｌｉnｅpaｃkage)收縮型DIP。插裝型封裝之一，形狀與DIP相同，但引腳中心距(1.７78mm）小于ＤIＰ(２.54mm）,因而得此稱(chēng)呼。引腳數(shù)從14到9０。也有稱(chēng)為SＨ－DIP的。材料有陶瓷和塑料兩種。56、ＳＨ-ＤIP(shｒｉnkｄuａlｉn－linepackagｅ)同SDＩP。部分半導(dǎo)體廠家采用的名稱(chēng)。57、SＩL（singlein-lｉｎe）SIP的別稱(chēng)（見(jiàn)SIＰ)。歐洲半導(dǎo)體廠家多采用ＳIL這個(gè)名稱(chēng)。58、ＳIMM(ｓinｇlｅｉn-liｎememoryｍodule）單列存貯器組件。只在印刷基板的一個(gè)側(cè)面附近配有電極的存貯器組件。通常指插入插座的組件。標(biāo)準(zhǔn)SIＭM有中心距為２.54mm的3０電極和中心距為1.27mm的72電極兩種規(guī)格。在印刷基板的單面或雙面裝有用SOJ封裝的1兆位及4兆位DRＡM的ＳＩＭＭ已經(jīng)在個(gè)人計(jì)算機(jī)、工作站等設(shè)備中獲得廣泛應(yīng)用。至少有３0～40%的ＤRAM都裝配在ＳIＭＭ里。59、SIＰ（sinｇlｅin-liｎepａckagｅ)單列直插式封裝。引腳從封裝一個(gè)側(cè)面引出，排列成一條直線。當(dāng)裝配到印刷基板上時(shí)封裝呈側(cè)立狀。引腳中心距通常為2.5４ｍｍ，引腳數(shù)從2至23,多數(shù)為定制產(chǎn)品。封裝的形狀各異。也有的把形狀與ＺIP相同的封裝稱(chēng)為ＳIP。6０、ＳK-DＩP(ｓkinｎｙdualin－liｎepackagｅ)DIP的一種。指寬度為7.６2mm、引腳中心距為2.54mm的窄體DIP。通常統(tǒng)稱(chēng)為DＩＰ（見(jiàn)DＩＰ)。61、SL－DIＰ(sliｍdualiｎ-linepaｃkagｅ)ＤIP的一種。指寬度為1０.16mm,引腳中心距為2.54ｍm的窄體ＤIP。通常統(tǒng)稱(chēng)為DIP。62、SMD（sｕrfaｃｅｍounｔdevicｅs)表面貼裝器件。偶而，有的半導(dǎo)體廠家把SＯP歸為SＭD（見(jiàn)SOP)。63、SO（smallｏut-line)SOP的別稱(chēng)。世界上很多半導(dǎo)體廠家都采用此別稱(chēng)。(見(jiàn)ＳＯP）。64、SOI(smallouｔ-ｌｉneI-lｅadｅdpackage)I形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側(cè)引出向下呈Ｉ字形，中心距1.２７mm。貼裝占有面積小于SOP。日立公司在模擬IC（電機(jī)驅(qū)動(dòng)用IC)中采用了此封裝。引腳數(shù)26。65、SOIC（smallout-ｌiｎeｉnteｇrateｄcircｕit)SOＰ的別稱(chēng)(見(jiàn)SOP)。國(guó)外有許多半導(dǎo)體廠家采用此名稱(chēng)。66、SOＪ（ＳmaｌｌOut-LinｅJ-LeadeｄＰａckage)Ｊ形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側(cè)引出向下呈J字形，故此得名。通常為塑料制品，多數(shù)用于DRAM和SＲAM等存儲(chǔ)器LSI電路，但絕大部分是DRＡM。用SOJ封裝的ＤRAM器件很多都裝配在SIMM上。引腳中心距1.２7mｍ,引腳數(shù)從2０至４０(見(jiàn)SＩMM）。67、SQL（SmallOut－LineＬ-leａｄedpackaｇe)按照ＪEDEＣ(美國(guó)聯(lián)合電子設(shè)備工程委員會(huì))標(biāo)準(zhǔn)對(duì)SＯP所采用的名稱(chēng)(見(jiàn)SOP)。６８、ＳOＮＦ(SmaｌｌＯuｔ-LineNon-Ｆiｎ)無(wú)散熱片的SOＰ。與通常的SOP相同。為了在功率ＩC封裝中表達(dá)無(wú)散熱片的區(qū)別，故意增添了NF(ｎoｎ－fiｎ）標(biāo)記。部分半導(dǎo)體廠家采用的名稱(chēng)（見(jiàn)SOP）。６9、ＳOＦ(ｓmａlｌＯut-Ｌineｐaｃkagｅ）小外形封裝。表面貼裝型封裝之一,引腳從封裝兩側(cè)引出呈海鷗翼狀(Ｌ字形)。材料有塑料和陶瓷兩種。此外也叫SOL和DＦP。ＳOP除了用于存儲(chǔ)器LSI外,也廣泛用于規(guī)模不太大的AＳSP等電路。在輸入輸出端子不超過(guò)１0~4０的領(lǐng)域，SOＰ是普及最廣的表面貼裝封裝。引腳中心距１．2７ｍm，引腳數(shù)從８～44。此外，引腳中心距小于1.27mm的ＳOP也稱(chēng)為SSOP;裝配高度不到1.27mm的SＯP也稱(chēng)為T(mén)SOP(見(jiàn)ＳSOＰ、ＴSOP）。尚有一種帶有散熱片的ＳＯP。７0、SOW(SmallOutlinePackage(Wide-Ｊype)）寬體SOP。部分半導(dǎo)體廠家采用的名稱(chēng)。目前，集成電路蓬勃發(fā)展,在集成電路設(shè)計(jì)項(xiàng)目中，