數(shù)字電子技術(shù)應(yīng)用基礎(chǔ)第三章數(shù)字電子技術(shù)應(yīng)用

數(shù)字電子技術(shù)應(yīng)用基礎(chǔ)第三章數(shù)字電子技術(shù)應(yīng)用2第3章

組合邏輯電路

3第3章組合邏輯電路

概述3.1組合電路的基本分析方法和設(shè)計(jì)方法3.2加法器和數(shù)值比較器3.3編碼器和譯碼器3.4數(shù)據(jù)選擇器和分配器3.5用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)3.6只讀存儲器3.7組合電路中的競爭冒險(xiǎn)4

一、組合邏輯電路的特點(diǎn)邏輯功能的特點(diǎn)：任意時刻的穩(wěn)定輸出僅僅取決于當(dāng)時的輸入信號，而與電路原來的狀態(tài)無關(guān)。組合邏輯電路的一般結(jié)構(gòu)如圖所示。組合邏輯電路的概述電路結(jié)構(gòu)的特點(diǎn)：

1、由門電路組合而成，不包含任何記憶元件；

2、信號是單向傳輸?shù)?，不存在輸出到輸入的反饋回路。組合邏輯電路I輸入I0In-1I1Y0Ym-1Y1Y輸出Y0=F0(I0,I1,…,In-1)Y1=F1(I0,I1,…,In-1)…Ym-1=Fm-1(I0,I1,…,In-1)數(shù)字邏輯電路分為組合邏輯電路和時序邏輯電路5

二、組合電路邏輯功能的表示方法用來表示邏輯函數(shù)的幾種方法——邏輯圖、真值表、卡諾圖、邏輯表達(dá)式及時間圖等，都可以用來表示組合電路的邏輯功能。三、組合邏輯電路的分類

1、按照邏輯功能特點(diǎn)不同劃分：加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲器等。

2、按照使用基本開關(guān)元件不同劃分：CMOS、TTL等。

3、按照集成度不同劃分：SSI（SmallScaleIC，小規(guī)模集成電路）、MSI（MediumScaleIC，中規(guī)模集成電路）、LSI（LargeScaleIC，大規(guī)模集成電路）、VLSI

（VeryLargeScaleIC，超大規(guī)模集成電路）等。6

3.1組合電路的基本分析方法和設(shè)計(jì)方法

一、分析方法①根據(jù)給定的邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式。②化簡邏輯表達(dá)式，求出輸出函數(shù)的最簡與或表達(dá)式。③列出輸出函數(shù)的真值表。④描述電路的邏輯功能。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。

3.1.1組合電路的基本分析方法給定組合邏輯電路寫輸出邏輯表達(dá)式化簡分析其功能列出真值表分析其功能7二、分析舉例：解：⑴、根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡1：組合邏輯電路如圖，試分析其邏輯功能。⑵、根據(jù)邏輯表達(dá)式列真值表⑶、由真值表分析邏輯功能當(dāng)AB相同時，輸出為0當(dāng)AB相異時，輸出為1異或功能。&&&&YAB011000011011YA

B8分析舉例2：分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進(jìn)制代碼。&&&&&&&&&&&&ABCDY[解]1.逐級寫輸出函數(shù)的邏輯表達(dá)式WX2.化簡3.列真值表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功能說明：當(dāng)輸入四位代碼中1的個數(shù)為奇數(shù)時輸出為1，為偶數(shù)時輸出為0—檢奇電路。9解：⑴、根據(jù)邏輯圖寫輸出邏輯表達(dá)式練習(xí)：1、組合邏輯電路如圖，試分析其邏輯功能。Y3≥1≥111ABCYY1Y2≥1⑵、化簡邏輯表達(dá)式

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。⑶、電路的邏輯功能102：試分析圖示電路的邏輯功能。解：第一步：由邏輯圖可以寫輸出F的邏輯表達(dá)式為：11第二步：原式可變換為第四步：確定電路的邏輯功能。由真值表可知，三個變量輸入Ａ，Ｂ，Ｃ，只有兩個及兩個以上變量取值為1時，輸出才為1?？梢婋娐房蓪?shí)現(xiàn)多數(shù)表決邏輯功能。第三步：列出真值表如表所示。ABCF0000010000100111100010111101111112

3.1.2組合電路的基本設(shè)計(jì)方法

一、設(shè)計(jì)方法根據(jù)要求，設(shè)計(jì)出適合需要的組合邏輯電路應(yīng)該遵循的基本步驟，可以大致歸納如下：

1、進(jìn)行邏輯抽象①分析設(shè)計(jì)要求，確定輸入、輸出信號及它們之間的因果關(guān)系。②設(shè)定變量，即用英文字母表示有關(guān)輸入、輸出信號，表示輸入信號者稱為輸入變量，有時也簡稱為變量，表示輸出信號者稱為輸出變量，有時也稱為輸出函數(shù)或簡稱函數(shù)。組合邏輯功輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問題，求出實(shí)現(xiàn)其邏輯功能的邏輯電路。13③狀態(tài)賦值，即用0和1表示信號的有關(guān)狀態(tài)。④列真值表。根據(jù)因果關(guān)系，把變量的各種取值和相應(yīng)的函數(shù)值，以表格形式一一列出，而變量取值順序則常按二進(jìn)制數(shù)遞增排列，也可按循環(huán)碼排列。

2、進(jìn)行化簡

①輸入變量比較少時，可以用卡諾圖化簡。②輸入變量比較多用卡諾圖化簡不方便時，可以用公式法化簡。

3、畫邏輯圖

①變換最簡與或表達(dá)式，根據(jù)所用元器件(分立元件或集成芯片)的情況將函數(shù)式進(jìn)行化簡。求出所需要的最簡式。

②根據(jù)最簡式畫出邏輯圖。14

二、設(shè)計(jì)舉例

例1：試設(shè)計(jì)一個三人多數(shù)表決電路，要求提案通過時輸出為1，否則為0。

解：分析：“多數(shù)表決電路”是按照少數(shù)服從多數(shù)的原則對某項(xiàng)決議進(jìn)行表決，確定是否通過。令邏輯變量A、B、C

——

分別代表參加表決的3個成員，并約定邏輯變量取值為0表示反對，取值為1表示贊成；邏輯函數(shù)Y——表示表決結(jié)果。Y取值為0表示決議被否定，Y取值為1表示決議通過。按照少數(shù)服從多數(shù)的原則可知，函數(shù)和變量的關(guān)系是：當(dāng)3個變量A、B、C中有2個或2個以上取值為1時，函數(shù)Y的值為1，其他情況下函數(shù)Y的值為0。151、列真值表2、由真值表可寫出：Y(A,B,C)=∑m(3,5,6,7)11100001BC0001111001AY3、填卡諾圖化簡邏輯函數(shù)00010111000001010011100101110111YABC

4、輸出函數(shù)式Y(jié)=AB+BC+AC5、用與門、或門設(shè)計(jì)電路6、用與非門設(shè)計(jì)電路

思考：若只用二輸入與非門設(shè)計(jì)電路，如何畫邏輯圖？提示：的形式畫邏輯圖。將函數(shù)式化為&&≥1ABCY&&&ABCY&&16首先確定輸入變量：設(shè)：A,B,C為輸入變量分別代表參加表決的邏輯變量，Y為輸出變量，表示輸出結(jié)果。

規(guī)定：A,B,C為1表示贊成，為0表示反對。Y=1表示通過，Y=0表示反對。ABAC第二步：函數(shù)化簡第三步：畫邏輯電路圖解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY&&&

例2：設(shè)計(jì)一個三變量表決器，其中A具有否決權(quán)。BCA000111100111117

例3：設(shè)計(jì)一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。

解：設(shè)定變量和狀態(tài)賦值：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。列真值表：根據(jù)邏輯要求列出真值表如下。邏輯表達(dá)式：由真值表得邏輯邏輯表達(dá)式已為最簡與或表達(dá)式ABY00001110111018畫邏輯電路圖：用與非門實(shí)現(xiàn)用異或門實(shí)現(xiàn)19

例4：設(shè)計(jì)一個路燈控制電路，要求實(shí)現(xiàn)的功能是：當(dāng)總電源開關(guān)閉合時，安裝在三個不同地方的三個開關(guān)都能獨(dú)立地將燈打開或熄滅；當(dāng)總電源開關(guān)斷開時，路燈不亮。

解：⑴邏輯抽象①輸入、輸出信號：輸入信號是四個開關(guān)的狀態(tài)，輸出信號是路燈的亮、滅。②設(shè)定變量用S表示總電源開關(guān)，用A、B、C表示安裝在三個不同地方的分開關(guān)，用Y表示路燈。③狀態(tài)賦值：用0表示開關(guān)斷開和燈滅，用1表示開關(guān)閉合和燈亮。20④列真值表：由題意不難理解，一般地說，四個開關(guān)是不會在同一時刻動作的，反映在真值表中任何時刻都只會有一個變量改變?nèi)≈?，因此按循環(huán)碼排列變量S、A、B、C的取值較好，如右表所示。00000000101010100000000100110010011001110101010011001101111111101010101110011000YSABC⑵進(jìn)行化簡由下圖所示Y的卡諾圖可得101001010000000

0BC10110001SA0001111021⑶畫邏輯圖用異或門和與門實(shí)現(xiàn)。①變換表達(dá)式

②邏輯圖：如下圖所示。＝1＝1&ABCSY22練習(xí)：設(shè)計(jì)一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號，提醒有關(guān)人員修理。[解]1.邏輯抽象輸入變量：1--亮0--滅輸出變量：R（紅）Y（黃）G（綠）Z（有無故障）1--有0--無列真值表RYGZ000001010011100101110111100101112.卡諾圖化簡RYG01000111101111123練習(xí)：設(shè)計(jì)一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠只有一個亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號，提醒有關(guān)人員修理。[解]3.畫邏輯圖&1&&&11≥1RGYZ24作業(yè)題P225題3.1(a)P226題3.5253.2加法器和數(shù)值比較器3.2.1加法器一、半加器和全加器1.半加器（HalfAdder）兩個

1位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。0001101100101001真值表函數(shù)式Ai+Bi=Si

(和)Ci(進(jìn)位)26邏輯圖曾用符號國標(biāo)符號半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函數(shù)式272.全加器（FullAdder）兩個

1位二進(jìn)制數(shù)相加，考慮來自低位的進(jìn)位。Ai+Bi

+Ci-1(來自低位進(jìn)位)

=Si

(和)

Ci

(向高位進(jìn)位)1011---A1110---B+--來自低位進(jìn)位100101111真值表標(biāo)準(zhǔn)與或式AiBiCi-1000001010011100101110111SiCiAiBiCi-1SiCi0010100110010111---S高位進(jìn)位←28卡諾圖全加器（FullAdder）AiBiCi-101000111101111SiAiBiCi-101000111101111Ci圈“0”最簡與或式圈“1”29邏輯圖(a)用與門、或門和非門實(shí)現(xiàn)曾用符號國標(biāo)符號ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥1111AiSiCiBiCi-1≥130(b)用與或非門和非門實(shí)現(xiàn)&≥1&≥1111CiSiAiBiCi-1313.集成全加器TTL：74LS183CMOS：C661雙全加器74LS183VCC2Ai2Bi

2Ci-12Ci2Si

VCC2A2B2CIn

2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1234567141312111098C661VDD2Ai2Bi

2Ci-11Ci1Si

2Si

1Ci-12Ci

1Ai1Bi

VSS32二、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路1.四位串行進(jìn)位加法器特點(diǎn)：電路簡單，連接方便速度低=4tpdtpd

—1位全加器的平均傳輸延遲時間C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI332.超前進(jìn)位加法器

作加法運(yùn)算時，各位數(shù)的進(jìn)位信號由輸入二進(jìn)制數(shù)直接產(chǎn)生。…特點(diǎn)優(yōu)點(diǎn)：速度快缺點(diǎn)：電路比較復(fù)雜34《邏輯結(jié)構(gòu)示意圖》超前進(jìn)位電路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI353.2.2數(shù)值比較器（DigitalComparator）一、1位數(shù)值比較器00011011010001100010真值表函數(shù)式邏輯圖—用與非門和非門實(shí)現(xiàn)AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi1位比較器AiBiAi&1&1&BiMiGiLi36二、4位數(shù)值比較器A=A3A2A1A0A>BL=1A=BM=1A<BG=1真值表比較輸入輸出A3B3A2B2A1B1A0B0

LGM>100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位數(shù)值比較器A3B3A2B2

A1B1A0B037G=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)&&1&1&&1&1&&1&1&≥1≥1&1&1&≥1≥1MLGA2A1B3A3B2B1B0≥1A04位數(shù)值比較器M=A3B3+(A3⊙B3)A2B2+(A3⊙B3)(A2⊙B2)A1B1+

(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B01位數(shù)值比較器AiMiBiAi⊙BiAiBiLiGiAiBi&1&1&L=

MG=M+G38擴(kuò)展：級聯(lián)輸入

集成數(shù)值比較器

74LS85(TTL)

兩片4位數(shù)值比較器74LS85

A<BA=BA>B74LS85

A<BA=BA>BVCCA3B2A2

A1

B1

A0

B0B3

A<BA=BA>BFA>BFA=BFA<B地12345678161514131211109748574LS85比較輸出1→8位數(shù)值比較器低位比較結(jié)果高位比較結(jié)果

FA<B

FA=B

FA>B

FA<B

FA=BFA>BB7A7

B6

A6

B5A5

B4A4B3A3

B2

A2

B1A1

B0

A039比較輸入級聯(lián)輸入輸出A3B3A2B2A1B1A0B0A<BA=BA>BFA<BFA=BFA>B>001=>001==>001===>001====001001====010010====100100<100=<100

《4位集成數(shù)值比較器的真值表》級聯(lián)輸入：供擴(kuò)展使用，一般接低位芯片的比較輸出，即接低位芯片的FA<B

、FA=B

、FA>B

。=====<<11000040CMOS芯片設(shè)置A>B只是為了電路對稱，不起判斷作用B7

A7B6A6B5

A5

B4A4

FA<BFA=BFA>BCC14585A<BA=BA>BB3

A3B2A2B1

A1

B0A0

FA<BFA=BFA>BCC14585A<BA=BA>B

集成數(shù)值比較器CC15485(CMOS)擴(kuò)展：

兩片4位→8位VDDA3B3

FA>BFA<BB0A0

B1B2

A2

FA=BA>BA<BA=BA1VSS12345678161514131211109CC14585

C6631低位比較結(jié)果高位比較結(jié)果1413.3編碼器和譯碼器3.3.1編碼器（Encoder）編碼：用文字、符號或者數(shù)字表示特定對象的過程（用二進(jìn)制代碼表示不同事物）二進(jìn)制編碼器二—十進(jìn)制編碼器分類：普通編碼器優(yōu)先編碼器2n→n10→4或Y1I1編碼器Y2YmI2In代碼輸出信息輸入編碼器框圖42一、二進(jìn)制編碼器用n位二進(jìn)制代碼對N=2n個信號進(jìn)行編碼的電路3位二進(jìn)制編碼器(8線-3線)編碼表函數(shù)式Y(jié)2=I4

+

I5

+

I6+

I7Y1

=I2

+

I3+

I6

+

I7Y0=I1

+

I3+

I5

+

I7輸入輸出

I0I7是一組互相排斥的輸入變量，任何時刻只能有一個端輸入有效信號。輸入輸出000001010011100101110111Y2Y1Y0I0I1I2I3I4I5I6I73位二進(jìn)制編碼器I0I1I6I7Y2Y1Y0I2I4I5I343函數(shù)式邏輯圖—用或門實(shí)現(xiàn)—用與非門實(shí)現(xiàn)Y0

Y1

Y2≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y0

Y1

Y244優(yōu)先編碼：允許幾個信號同時輸入，但只對優(yōu)先級別最高的進(jìn)行編碼。優(yōu)先順序：I7I0編碼表輸入輸出I7I6

I5I4

I3

I2I1

I0Y2Y1

Y0111101110001101000110000001011000001010000000100100000001000函數(shù)式Y(jié)2=I7

+

I6

+

I5

+

I42.3位二進(jìn)制優(yōu)先編碼器Y1=I7+I6+I5I4I3+I5I4I2Y0=I7+I6I5+I6I4I3

+I6I4I2I145輸入輸出為原變量邏輯圖輸入輸出為反變量Y2Y1Y0≥1≥1≥1&&111111111111111I7I6I5I4I3I2I1I046用4位二進(jìn)制代碼對0~9十個信號進(jìn)行編碼的電路1.8421BCD編碼器2.8421BCD優(yōu)先編碼器3.集成10線-4線優(yōu)先編碼器（7414774LS147）三、幾種常用編碼1.二-十進(jìn)制編碼8421碼余3碼2421碼5211碼余3循環(huán)碼右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）ISO碼ANSCII（ASCII）碼二、二-十進(jìn)制編碼器2.其它二-十進(jìn)制編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3473.3.2譯碼器（Decoder）編碼的逆過程，將二進(jìn)制代碼翻譯為原來的含義一、二進(jìn)制譯碼器(BinaryDecoder)

輸入n位二進(jìn)制代碼如：2線—4線譯碼器3線—8線譯碼器4線—16線譯碼器A0Y0A1An-1Y1Ym-1二進(jìn)制譯碼器……輸出m個信號m=2n481.三位二進(jìn)制譯碼器(3線–8線)真值表函數(shù)式A0Y0A1A2Y1Y73位二進(jìn)制譯碼器…0000000100000010000001000000100000010000001000000100000010000000000001010011100101110111493線-8線譯碼器邏輯圖000—輸出低電平有效工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111502.集成3線–8線譯碼器--74LS138引腳排列圖功能示意圖輸入選通控制端芯片禁止工作芯片正常工作VCC地1324567816151413121110974LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y774LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2