第 6 章 －第 2 講 現(xiàn)代微機體系結(jié)構(gòu)

本章首先簡單介紹幾種通用微型計算機的系統(tǒng)組成結(jié)構(gòu)，再以現(xiàn)代微型計算機的組成結(jié)構(gòu)為例，詳細介紹其系統(tǒng)組成和系統(tǒng)控制邏輯（即所謂的“北橋”邏輯）的典型功能。第六章微型計算機系統(tǒng)結(jié)構(gòu)

在早期的微型計算機中，總線結(jié)構(gòu)的概念并不明確，只是在后來的發(fā)展中，隨著微型計算機體系結(jié)構(gòu)的日益復雜，才突出總線結(jié)構(gòu)的重要性。現(xiàn)代微型計算機在系統(tǒng)結(jié)構(gòu)上采用了分級總線結(jié)構(gòu)，以適應各種不同部件的要求。在CPU不斷發(fā)展的過程中，總線結(jié)構(gòu)也在不斷地完善與擴展，從PC/XT總線結(jié)構(gòu)開始，相繼出現(xiàn)了ISA總線、EISA總線、微通道MCA總線、VESA局部總線、PCI局部總線以及高速的AGP接口。

微型計算機結(jié)構(gòu)發(fā)展微型計算機結(jié)構(gòu)發(fā)展介紹

PC/XTISAEISAMCAVESAPCI2.0PCI2.1/2.2AGP寬度（bit）8163218/323232/6432/6464傳輸率（MB/s）183220～40MHz150132～264264～528500～1000PC/XT總線的微型計算機系統(tǒng)結(jié)構(gòu)

DRAM控制器DRAM64－256KBROMBIOS8253定時/計數(shù)器8237DMA控制器主板8259中斷控制器鍵盤與并行控制電路DMA頁面寄存器數(shù)值協(xié)處理器8087（選擇）8088（4.77MHz）8個8位62Pin擴展插槽擴展總線緩沖揚聲器8250串行通信控制器PCAT/ISA總線的微型計算機系統(tǒng)結(jié)構(gòu)

CPU（80486-xx）DRAM與L2Cache控制器

L2Cache通常為512KB主存DRAM4～768MBPCAT/ISA核心邏輯芯片組-7個DMA通道-15級中斷-時間/計數(shù)器-總線緩沖器-擴展總線控制64-128KBROMBIOS實時時鐘/日歷CMOSRAM8042MPUKBD/Mouse控制器8個8位XT插槽6個16位AT（ISA）擴展插槽SIMMS主板CPU局部總線后備電池8位X總線ISA總線PCAT或ISA擴展總線插槽EISA總線的微型計算機系統(tǒng)結(jié)構(gòu)

CPU（486/Pentium）DRAM與L2Cache控制器L2Cache通常為512KB主存DRAM4～768MBEISA核心邏輯芯片組-DMA通道-中斷-時間/計數(shù)器-EISA總線擴展與控制器控制64-128KBROMBIOS實時時鐘/日歷CMOSRAM8042MPU鍵盤/鼠標控制器8至10個EISA插槽SIMMS主板后備電池8位X總線ISA總線插槽也支持XT/ISAI/O插件CPU局部總線IBMMCA總線的微型計算機系統(tǒng)結(jié)構(gòu)

微通道I/FDRAM控制器顯示適配器芯片母板上的DRAMRAMDACROMBIOS時鐘鍵盤/鼠標ISA與MCA功能核心邏輯4XMCA插槽-2至4插槽-16位/32位/視頻總線-系統(tǒng)模式獨立-只有一個插槽時通常用于硬盤適配器8042主板FDD適配器RTC顯示RAMDRAM擴展板VGACPU（386/486）典型PCI/ISA總線微型計算機系統(tǒng)結(jié)構(gòu)

CPU（486/Pentium）DRAM與L2Cache控制L2Cache512KB局部總線到PCI橋電路主存DRAM4～768MBLANSCSIIDE64-128KBROMBIOS實時時鐘產(chǎn)生器8042MPU鍵盤/鼠標控制器PCI-ISA橋電路2～3個PCI總線擴展槽PCI總線32/64位CPU局部總線總線可選擇的母板PCI芯片級適配器4個8位XT插槽4個16位AT擴展插槽SIMM主板

PCI/ISA總線微型計算機系統(tǒng)結(jié)構(gòu)實例

82371AB（PIIX4）USB2通用串行總線（USB）GP[I,O]（30+）SMB（I2C）IDEUDMA/33CD-ROMPCI總線（3.3V或5V,30/33MHz）PCI插槽82439TX（MTXC）DRAM接口（3.3V或5V）Cache（PBSRAM）標簽第二級CacheCntlTagCntlTIO[7:0]主處理器總線（3.3V或2.5VI/O;60-66MHz）Pentium系列處理器只適應可撤卸的擴充站82380FB（MPCI2）82380AB（MISA）硬盤ISA/EIO總線（兼容3.3V;5V）音頻BIOS主存儲器（DRAM）PC87317VUL串行口、紅外口并行口軟盤口鍵盤口鼠標口PCI插槽ISA插槽PCI擴充連接器PCI總線（5V）ISA總線（5V）USB1硬盤SuperI/O控制器

AGP/PCI總線的微型計算機系統(tǒng)結(jié)構(gòu)

BIOS或固件控制器處理器處理器440系列或810系列系統(tǒng)控制邏輯82371總線轉(zhuǎn)換邏輯或82801I/O控制邏輯82806PCI64控制器P64H21154BCAGP圖形控制器（存儲器接口）PCI槽66MHzPCI槽66MHzPCI總線33MHzPCI槽集中控制接口A集中控制接口B通道A通道B100/133MHz系統(tǒng)總線MECCAC’97編碼可選擇項IDE驅(qū)動器SuperI/O2個USB端口GPIOAC972.1LPCI/F82803RDRAM通道A通道B存儲器擴展卡（僅適應810系列）RDRAM82803RDRAMRDRAM82804SDRAMSDRAM82804SDRAMSDRAM通道A通道B存儲器擴展卡或現(xiàn)代微機體系結(jié)構(gòu)在現(xiàn)代微型計算機中，這種系統(tǒng)控制邏輯一般由三大功能模塊所組成。一塊與CPU鄰近，負責管理CPU與某些模塊之間的數(shù)據(jù)交換，稱為主橋或北橋。第二大功能模塊就是上述的PCI總線接口模塊，稱為總線轉(zhuǎn)換橋，也稱為南橋。第三大功能模塊為系統(tǒng)中輸入/輸出接口控制與管理模塊。

系統(tǒng)控制邏輯功能與結(jié)構(gòu)

DRAM讀緩沖器10DWDRAM寫緩沖器4Cache行32DWPCI緩沖器16DWCPU-PCI寫緩沖器5DW字節(jié)分裂邏輯PCI讀取,Cache命中或者回寫操作2DWCPU接口PCI接口Cache控制主存控制AGP接口**DW（doubleword）：雙字在系統(tǒng)控制邏輯中，一般包含有兩組可通過軟件訪問的寄存器。一組用于I/O映射，另一組用于PCI空間的配置，按尋址I/O端口的形式訪問這兩組寄存器。

I/O映射寄存器組用于對PCI配置空間的訪問，而位于PCI配置空間中的配置寄存器組用于指定PCI配置信息、系統(tǒng)主存儲器配置信息、操作參數(shù)信息、以及可能具有的高速緩存或AGP配置信息等。系統(tǒng)控制邏輯工作方式

I/O映射寄存器組位于CPU的I/O尋址空間中，這樣的寄存器有三種類型：配置地址寄存器CONFADD、配置數(shù)據(jù)寄存器CONFDATA和PM2寄存器塊。通過配置地址寄存器可以允許或禁止配置空間，并能通過配置數(shù)據(jù)寄存器決定配置空間中的哪些部分可用。它們都是可讀寫的寄存器。系統(tǒng)控制邏輯訪問配置寄存器

配置地址寄存器CONFADD

313024231615111087210En保留保留總線編號設(shè)備編號功能編號寄存器編號I/O地址0CFBhI/O地址0CFAhI/O地址0CF9hI/O地址0CF8h

CONFADD寄存器的I/O端口地址為0CF8H，長度為一個雙字。通過該寄存器的不同設(shè)置，可以確定后續(xù)配置訪問對象的總線編號、設(shè)備編號、功能編號和寄存器編號。

配置數(shù)據(jù)寄存器CONFDATA的I/O端口地址為0CFCh，長度也為一個雙字。

CONFDATA所訪問配置空間的位置由CONFADD中的內(nèi)容指定。CONFDATA中的內(nèi)容用于指定一個配置數(shù)據(jù)窗口（CDW）。如果CONFADD的位0為1，進入CONFDADA所指定I/O空間中的任何I/O訪問都被映射到CONFADD所指定的配置空間。配置數(shù)據(jù)寄存器CONFDATA

在整個訪問空間中，對于總線上每一種設(shè)備所具有的每一種功能進行參數(shù)配置時都定義了一個可以浮動的子空間，在該子空間中，允許包含多至256個8位的配置寄存器。表6－2列出了現(xiàn)代微型計算機中設(shè)備類型為0的系統(tǒng)控制邏輯（主橋或北橋）對該配置空間的典型支持情況。通過系統(tǒng)控制邏輯進行PCI配置空間映射的配置寄存器

CPU可以訪問存儲器和I/O空間，但卻不能訪問配置空間，要訪問這種配置空間，必須通過PCI轉(zhuǎn)換邏輯間接實現(xiàn)，PCI規(guī)范定義了兩種機制來訪問配置空間。在現(xiàn)代微型計算機中，對于PCI總線編號為0、設(shè)備編號從2到31的配置周期，和對PCI總線編號大于0的配置周期，將被系統(tǒng)控制邏輯傳遞到總線轉(zhuǎn)換邏輯（或I/O控制邏輯），而設(shè)備編號為1的0類配置周期則分配給AGP接口。通過系統(tǒng)控制邏輯訪問PCI配置空間北橋（設(shè)備號0）配置空間典型定義

地址偏移寄存器符號寄存器名稱可訪問性地址偏移寄存器符號寄存器名稱可訪問性PCI指定的寄存器

(64字節(jié)的頭標區(qū))59-5FPAM[6:0]可編程仲裁映射R/W00-01VID開發(fā)商識別RO*60-67DRB[7:0]DRAM行邊界R/W02-03DID設(shè)備識別RO68FDHC固定DRAM插槽孔控制R/W04-05PCICMDPCI命令寄存器R/W6A-6BDRAMXCDRAM擴展模式選擇R/W06-07PCISTSPCI狀態(tài)寄存器RO，R/WC6C-6FMBSC存儲器緩沖長度控制R/W08RID修改標識RO70MTT多次交易定時器R/W0ASUBC子類代碼

(00h)RO71ESMRAMC擴展系統(tǒng)管理RAM控制R/W0BBCC基類代碼

(06h)RO72SMRAMC系統(tǒng)管理RAM控制R/W0DMLT主控器延遲定時器R/W79MCTL雜項控制R/W0EHDR頭標類型RO90ERRCMD錯誤命令R/W0FBIST自測試寄存器R/W91ERRSTS0錯誤狀態(tài)0R/WC10-13APBASE小窗口基地址R/W92ERRSTS1錯誤狀態(tài)1R/WC34CAPPTR性能指針RO93RSTCTRL復位控制R/W系統(tǒng)控制邏輯指定的寄存器**A0-A3ACAPIDAGP性能標識RO4FACON仲裁控制R/WA4-A7AGPSTATAGP狀態(tài)R/W50PCONPCI控制R/WA8-AB無AGP命令R/W52CC高速緩存控制R/WB0-B3AGPCTRLAGP控制R/W53CEC擴展高速緩存控制R/WB4APSIZEAGP小窗口大小R/W54-55SDRAMCSDRAM控制R/WB8-BBATTBASEAGP小窗口交換表基址R/W56DRAMECDRAM擴展控制R/WBCAMITAGPMIT控制寄存器R/W57DRAMCDRAM控制R/WBDLPITAGP低優(yōu)先級交換定時RO58DRAMTDRAM時序R/W其它無未定義或保留

注：*RO：只讀；R/W：可讀/可寫；R/WC：可讀/寫清除，寫1清除相應位，寫0無影響，支持對保留位操作。**對于不同的系統(tǒng)控制邏輯，根據(jù)其包含功能項的多少，所包含配置寄存器的數(shù)量可能不等。系統(tǒng)控制邏輯中PCI至PCI橋（設(shè)備編號為1，AGP）配置空間典型定義

地址偏移寄存器符號寄存器名稱可訪問性地址偏移寄存器符號寄存器名稱可訪問性00-01VID開發(fā)商識別RO*1ASUBUSN下一級總線編號寄存R/W02-03DID設(shè)備識別RO1BSMLT第二級主控延遲定時R/W04-05PCICMD1PCI命令寄存器R/W1CIOBASEI/O基地址R/W06-07PCISTS1PCI狀態(tài)寄存器RO，R/WC1DIOLIMITI/O界限地址R/W08RID1修改標識RO1E-1FSSTS第二級狀態(tài)R/W0ASUBC1子類代碼

（04h）RO20-21MBASE存儲器基地址R/W0BBCC1基類代碼

（06h）RO22-23MLIMIT存儲器界限地址R/W0DMLT1主控器延遲定時器R/W24-25PMBASE可預取存儲器基地址R/W0EHDR1頭標類型RO26-27PMLIMIT可預取存儲器界限址R/W18PBUSN第一級總線編號RR/W3EBCTRL橋控制寄存器R/W19SBUSN第二級總線編號RR/W其它無未定義或保留

注：*RO：只讀；R/W：可讀/可寫；R/WC：可讀/寫清除，寫1清除相應位，寫0無影響，支持對保留位操作。**對于不同的系統(tǒng)控制邏輯，根據(jù)其包含功能項的多少，所包含配置寄存器的數(shù)量可能不等。存儲區(qū)域映射配置寄存器組PAM0～PAM6

定義640KB～1MB之間13個大小不等段的屬性。

DRAM控制與時序配置寄存器DRAMC與DRAMT定義主存儲器操作模式、刷新速率、DRAM類型等。

DRAM邊界寄存器組DRB0～DRB7或DRB0～DRB5定義每一個DRAM行的高端、低端地址，決定系統(tǒng)主存儲器的容量。用于產(chǎn)生行列選擇信號。

固定的DRAM插槽孔控制配置寄存器FDHC

使能512KB～640KB和15MB～16MB向主存區(qū)域的映射。

SDRAM控制配置寄存選擇SDRAM的操作模式、CKE信號、RAS＃到CAS＃之間的延遲、預充電等。系統(tǒng)管理RAM控制配置寄存器SMRAMCAGP尋址空間配置寄存器表6－2(b)

PCI配置空間映射的配置寄存器

系統(tǒng)尋址映射與處理器接口系統(tǒng)主存儲器DRAM控制接口高速緩存控制接口PCI控制接口AGP控制接口系統(tǒng)仲裁與并發(fā)處理系統(tǒng)控制邏輯典型功能

系統(tǒng)控制邏輯典型功能-系統(tǒng)尋址映射

針對第一級PCI總線訪問的PCI存儲器區(qū)域CPU擴展存儲器空間圖形設(shè)備訪問（如存儲器映射的控制/狀態(tài)寄存器）針對AGP的非預取PCI訪問存儲窗口（由設(shè)備1中MBASE和MLIMIT決定）針對AGP訪問的PCI存儲器區(qū)域針對AGP的可預取PCI訪問存儲窗口（由設(shè)備1中PMBASE和PMLIMIT決定）本地圖形存儲器（如幀、變換、深度、視頻抓取等緩沖）針對AGP訪問的PCI存儲器區(qū)域AGP小窗口范圍（由設(shè)備0中APBASE和APSIZE決定）圖形地址重映射表GART（由設(shè)備0中ATTBASE決定）GARTAGP小窗口（如文本、其它界面、指令流）所安裝存儲器區(qū)域的頂端TOMAGP數(shù)據(jù)ISA小窗（可選）0FFFFFhC0000hBFFFFhA0000h00000h視頻BIOS圖形適配器（128KB）系統(tǒng)/應用DOS兼容存儲器區(qū)域16MB15MB1MB系統(tǒng)存儲器空間64GB4GB主存儲器區(qū)域0F0000h0EFFFFh0FFFFFh0E0000h0DFFFFh0C0000h0BFFFFh000000h080000h07FFFFh0A0000h09FFFFh960KB1MB896KB768KB0KB512KB640KB高端BIOS區(qū)（64KB）擴展卡BIOS和緩沖區(qū)（128KB）16KB×8DOS區(qū)域（512KB）固定存儲器小窗口（可選）標準PCI/ISA視頻存儲器（含SMM區(qū)）128KB低端BIOS區(qū)（64KB）16KB×4針對第一級PCI總線訪問的PCI存儲器區(qū)域針對第一級PCI總線訪問的PCI存儲器區(qū)域典型的I/O空間尋址映射地址(十六進制)大小說

明地址(十六進制)大小說

明0000~000F16B*南橋

-DMA10377的位71b軟盤改變，通道20020~00212B南橋

-中斷控制器10377的位6~07b第二IDE通道狀態(tài)端口002E~002F2BI/O控制器配置寄存器0378~037F8BLPT10040~00434B南橋

-計數(shù)/定時器10388~038D6BAdLib(FM

混響)0048~004B4B南橋

-計數(shù)/定時器203B4~03B52B視頻(VGA)00601B鍵盤控制器字節(jié)

-復位IRQ03BA1B視頻(VGA)00611B南橋

-NMI，揚聲器控制03BC~03BF4BLPT300641B鍵盤控制器，命令/狀態(tài)字節(jié)03C0~03CA11B視頻(VGA)0070的位71b**南橋

-使能NMI03CC1B視頻(VGA)0070的位6~07b南橋

-實時時鐘，地址03CE~03CF2B視頻(VGA)00711B南橋

-實時時鐘，數(shù)據(jù)03D4~03D52B視頻(VGA)00781B保留

-主板配置03DA1B視頻(VGA)00791B保留

-主板配置03E8~03EF8BCOM30081~008F16B南橋

-DMA頁面寄存器03F0~03F56B軟盤通道100A0~00A12B南橋

-中斷控制器203F61B第一IDE通道命令端口00B2~00B32BAPM控制03F7(寫)1B軟盤通道1命令00C0~00DE31B南橋

-DMA203F7的位71b軟盤改變，通道100F01B復位數(shù)字錯誤03F7的位6~07b第一IDE通道狀態(tài)端口0170~01778B第二IDE通道03F8~03FF8BCOM101F0~01F78B第一IDE通道04D0~04D12B邊沿/電平觸發(fā)PIC0200~02078B音頻/游戲端口0530~05378BWindows聲音系統(tǒng)0220~022F16B音頻(兼容聲霸卡)0604~060B8BWindows聲音系統(tǒng)0240~024F16B音頻(兼容聲霸卡)LPTn+400H8BECP端口LPTn基址+400H0278~027F8BLPT20CF8~0CFB***4BPCI配置地址寄存器02E8~02EF8BCOM4/視頻(8514A)0CF9****1B加速和復位控制寄存器02F8~02FF8BCOM20CFC~0CFF4BPCI配置數(shù)據(jù)寄存器0300~03012BMPU-401(MIDI)0E80~0E878BWindows聲音系統(tǒng)0330~03312BMPU-401(MIDI)0F40~0F478BWindows聲音系統(tǒng)0332~03332BMPU-401(MIDI)0F86~0F872BOPL3_SA配置0334~03352BMPU-401(MIDI)FF00~FF078BIDE總線主控器寄存器03761B第二IDE通道命令端口FFA0~FFA78B第一總線主控器寄存器03771B軟盤通道2命令FFA8~FFAF8B第二總線主控器寄存器在PCI的I/O空間動態(tài)分配32BUSB注：B*表示字節(jié)；b**表示二進制位；***只能以雙字（DW）為單位進行訪問；****只能以字節(jié)（B）為單位進行訪問。與處理器接口

系統(tǒng)控制邏輯與處理器的主總線相連，接受來自處理器的各種總線周期，通過系統(tǒng)控制邏輯譯碼，允許訪問主存儲器、PCI存儲器、PCII/O端口、PCI配置空間、AGP空間(包括存儲器、I/O端口和配置空間)。為了提高系統(tǒng)整體性能，系統(tǒng)控制邏輯一般都提供了四級順序隊列，以支持流水線方式的總線操作。系統(tǒng)主存儲器DRAM控制接口在北橋－DRAM控制接口中，包含了支持主存所需要的所有控制與譯碼選擇邏輯，其中包括對多種DRAM類型的支持(如FPMDRAM、EDODRAM、SDRAM甚至RDRAM)。該接口除了能處理來自CPU針對DRAM的訪問總線周期外，還能正確控制來自PCI設(shè)備、可能具有的高速緩存或AGP設(shè)備所啟動的針對DRAM的訪問總線周期。該接口另一重要功能就是支持主存的動態(tài)刷新。對于控制接口，可以通過0類設(shè)備配置空間中的一組配置寄存器進行全面設(shè)置。這些配置寄存器包括：存儲窗口基地址配置寄存器、圖形窗口重映射表基地址寄存器、AGP控制寄存器、系統(tǒng)控制邏輯配置寄存器、存儲器緩沖長度控制寄存器、DRAM控制寄存器、DRAM時序寄存器、DRAM行類型寄存器和DRAM行邊界寄存器。6行/3組DIMM配置設(shè)置舉例

DIMM0DIMM1DIMM2DRB0DRB1DRB2DRB3DRB4DRB5DRB6DRB7總?cè)萘?01MB×72/S00h00h00h00h01h01h01h01h8MB1MB×72/S0001h01h01h01h01h01h01h01h8MB2MB×72/S0002h02h02h02h02h02h02h02h16MB1MB×72/S1MB×72/S001h01h02h02h02h02h02h02h16MB04MB×72/S000h00h04h04h04h04h04h04h32MB2MB×72/D2MB×72/D2MB×72/D01h02h03h04h05h06h06h06h48MB4MB×72/S02MB×72/D04h04h04h04h05h06h06h06h48MB4MB×72/S04MB×72/S04h04h04h04h08h08h08h08h64MB4MB×72/S4MB×72/S2MB×72/D04h04h08h08h09h10h10h10h80MB8MB×72/D04MB×72/S04h08h08h08h0Ch0Ch0Ch0Ch96MB8MB×72/D8MB×72/D8MB×72/D04h08h0Ch10h14h18h18h18h192MB16MB×72/S16MB×72/S010h10h20h20h20h20h20h20h256MB8MB×72/D16MB×72/S8MB×72/D04h08h18h18h1Ch20h20h20h256MB032MB×72/D16MB×72/S00h00h10h20h30h30h30h30h384MB32MB×72/D32MB×72/D16MB×72/S10h20h30h40h50h50h50h50h640MB

S代表單面的DIMM內(nèi)存模塊條，D代表雙面的DIMM內(nèi)存模塊條。地址變換與譯碼系統(tǒng)控制邏輯將從主總線接口接收到地址轉(zhuǎn)換成有效的存儲器地址或PCI地址，如處理器進行主存儲器的訪問操作時，系統(tǒng)控制邏輯必須將地址總線A[31:3]和字節(jié)使能信號上的地址信息轉(zhuǎn)換成DRAM所需要的行、列分時地址信息，并給出相應的行、列選通信號，以便DRAM正確譯碼。根據(jù)系統(tǒng)控制邏輯提供的行、列地址線寬，實際上就決定了所支持的單片DRAM最大存儲容量，考慮到數(shù)據(jù)線寬就可決定所支持的主存儲器容量。對于A[31:3]表中未列出的高端地址由系統(tǒng)控制邏輯分析配置寄存器后，根據(jù)存儲器空間的安排情況來提供。高速緩存控制接口

某些系統(tǒng)控制邏輯支持對高速緩存的控制，其中集成有一個具有高性能回寫能力的第二級cache控制器，第二級高速緩存采用直接映射方式，并支持回寫操作。

第二級Cache卻只能高速緩存由系統(tǒng)控制邏輯所管理的主存儲器空間，PCI尋址空間不能被第二級Cache高速緩存。當某PCI主控器企圖存取系統(tǒng)主存時，就需要用查詢周期來檢查第一、二級高速緩存，以維持第一、二級高速緩存以及系統(tǒng)主存在內(nèi)容上一致性。PCI控制接口

系統(tǒng)控制邏輯中集成有面向PCI局部總線的高性能接口，可以充分發(fā)揮PCI總線具有的高帶寬、低延遲。根據(jù)C/BE＃上所驅(qū)動的不同代碼，支持對PCI存儲器的讀寫、PCII/O端口的讀寫、PCI配置空間的讀寫、PCI中斷響應周期和其它一些特殊總線周期的操作。為了提高數(shù)據(jù)的傳輸速率，這種PCI控制接口中包含有從系統(tǒng)主存面向PCI設(shè)備的投遞式寫入緩沖器PWB(postedwritebuffers)，使得來自存儲器寫入PCI的連續(xù)背對背操作被轉(zhuǎn)換為針對PCI的突發(fā)寫入操作。

AGP控制接口

在AGP控制接口中，不要求所訪問的存儲器在內(nèi)容上與一、二級Cache保持一致。系統(tǒng)控制邏輯作為目標設(shè)備時所支持的AGP訪問操作讀操作：關(guān)于存儲器的一個字節(jié)讀取、一個行讀取、多行讀取，一般不支持對PCI空間的讀操作。寫操作：存儲器寫周期、存儲器寫無效周期，AGP控制接口支持對主存空間和PCI空間的寫操作。配置讀、寫操作：由AGP控制接口產(chǎn)生配置周期，進行0類設(shè)備AGP部分和1類設(shè)備AGP部分的初始化配置。斷開操作：根據(jù)A