TTL集成邏輯門電路課件

3.3.1TTL與非門

3.3.2低功耗肖特基系列

3.3TTL集成邏輯門電路3.3.4TTL數(shù)字集成電路系列

3.3.3其它功能的TTL返回3.3.5TTL集成邏輯門的使用注意事項(xiàng)

3/14/20231復(fù)習(xí)1、三極管飽和導(dǎo)通相當(dāng)于開(kāi)關(guān)是什么狀態(tài)？2、什么是狀態(tài)賦值？3、二極管與門、或門有何優(yōu)點(diǎn)和缺點(diǎn)？3/14/202323.3TTL集成邏輯門電路

TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱晶體管—晶體管邏輯門電路，簡(jiǎn)稱TTL電路。

簡(jiǎn)單了解TTL與非門的電路及工作原理，重點(diǎn)掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識(shí)）。3/14/20233(1)輸入級(jí)

當(dāng)輸入有一個(gè)或數(shù)個(gè)為低電平時(shí)，uIL=0.3V，發(fā)射結(jié)正向?qū)ǎ?/p>

uB1=1.0V;當(dāng)輸入全為高電平時(shí)，

uIH=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。uB1由后級(jí)電路決定。3/14/20235(2)中間級(jí)反相器VT2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電壓時(shí)飽和輸入低電壓時(shí)截止3/14/20236(3)輸出級(jí)（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通3/14/20237（2）當(dāng)輸入端有一個(gè)或數(shù)個(gè)為低電平時(shí)，uI=0.3V，VT1發(fā)射結(jié)導(dǎo)通，

uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD導(dǎo)通,輸出高電平：

uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V3/14/20239

(3)采用推拉式輸出級(jí)利于提高開(kāi)關(guān)速度和負(fù)載能力

VT3組成射極輸出器，優(yōu)點(diǎn)是既能提高開(kāi)關(guān)速度，又能提高負(fù)載能力。當(dāng)輸入高電平時(shí)，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來(lái)驅(qū)動(dòng)負(fù)載。當(dāng)輸入低電平時(shí)，VT4截止，VT3導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負(fù)載能力很強(qiáng)?？梢?jiàn)，無(wú)論輸入如何，VT3和VT4總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載能力很強(qiáng)。

3/14/2023101、電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線。特性曲線如下：圖3-10CT74S與非門的電壓傳輸特性轉(zhuǎn)折區(qū)飽和區(qū)VT4飽和，稱開(kāi)門返回二、二、電壓傳輸特性和噪聲容限VT4截止，稱關(guān)門截止區(qū)3/14/202311(3)開(kāi)門電平UON在保證輸出為標(biāo)準(zhǔn)低電平USL時(shí)，允許輸入高電平的最小值，用UON表示。(4)關(guān)門電平UOFF在保證輸出為標(biāo)準(zhǔn)高電平USH時(shí)，允許輸入低電平的最大值，用UOFF表示。3/14/202313

(5)閾值電壓UTH

電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。

(6)輸入噪聲容限（UNL和UNH）輸入噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。UNL和UNH越大，電路的抗干擾能力越強(qiáng)。3/14/202314①低電平噪聲容限（低電平正向干擾范圍）UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=1V，則有UNL=1-0.3=0.7(V)

②高電平噪聲容限（高電平負(fù)向干擾范圍）UNH=UIH-UONUIH為電路輸入高電平的典型值（3V）若UON=1.2V，則有UNH=3-1.2=1.8(V)3/14/202315

在一定范圍內(nèi)，uI隨RI的增大而升高。但當(dāng)輸入電壓uI達(dá)到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI=1.4V也不變。這時(shí)VT2和VT4飽和導(dǎo)通，輸出為低電平。虛框內(nèi)為TTL與非門的部分內(nèi)部電路

3/14/202317RI不大不小時(shí)，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI較小時(shí)，關(guān)門，輸出高電平；RI較大時(shí)，開(kāi)門，輸出低電平；ROFFRONRI→∞懸空時(shí)？3/14/202318

(1)關(guān)門電阻ROFF——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開(kāi)門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開(kāi)門電阻。典型的TTL門電路RON≈2.1kΩ。數(shù)字電路中要求輸入負(fù)載電阻RI≥RON或RI≤ROFF，否則輸入信號(hào)將不在高低電平范圍內(nèi)。振蕩電路則令ROFF≤RI≤RON使電路處于轉(zhuǎn)折區(qū)。3/14/202319圖2-14輸出低電平時(shí)的輸出特性（a）電路（b）特性曲線2、輸出低電平時(shí)的輸出特性負(fù)載電流iL不可過(guò)大，否則輸出低電平會(huì)升高。

一般灌電流在20mA以下時(shí)，電路可以正常工作。典型TTL門電路的灌電流負(fù)載為12.8mA。灌電流負(fù)載3/14/202321五、平均傳輸延遲時(shí)間tpd

平均傳輸延遲時(shí)間tpd表征了門電路的開(kāi)關(guān)速度。tpd=（tpLH+tpHL）/2

圖3-13TTL與非門的平均延遲時(shí)間

返回3/14/2023223.3.2低功耗肖特基系列

低功耗肖特基與非門有如下特點(diǎn)：1、功耗低其功耗約為2ｍW，僅為CTS系列的1/10。2、工作速度高。為了提高工作速度，電路采用了以下措施：（1）、采用了抗飽和三極管和由V6、RB和RC組成的有源泄放電路；（2）、輸入級(jí)的多發(fā)射極三極管改用沒(méi)有電荷存儲(chǔ)效應(yīng)的肖特基勢(shì)壘二極管SBD代替；（3）、在輸出級(jí)和中間級(jí)之間接入了兩個(gè)SBD。3/14/202323圖3-14集電極開(kāi)路門及其邏輯符號(hào)1、OC門的工作原理OC門工作時(shí)需要在輸出端和電源之間外接一個(gè)上拉電阻。其工作原理如下：當(dāng)A、B、C全為高電平時(shí)VT2和VT5飽和導(dǎo)通，輸出低電平；當(dāng)A、B、C有低電平時(shí)，VT2和VT5截止，輸出高電平。因此OC門具有與非功能，其邏輯表達(dá)式為：集電極開(kāi)路3/14/2023252、OC門的應(yīng)用（1）實(shí)現(xiàn)線與功能（2）驅(qū)動(dòng)顯示器（如圖3-16）（3）實(shí)現(xiàn)電平轉(zhuǎn)換（如：圖3-17）圖3-15用OC門實(shí)現(xiàn)線與圖3-16圖3-173/14/202326(2)三態(tài)門的工作原理01截止Y＝AB

EN=0時(shí)，電路為正常的與非工作狀態(tài)，所以稱控制端低電平有效。當(dāng)EN=1時(shí)，門電路輸出端處于懸空的高阻狀態(tài)。3/14/202329控制端高電平有效的三態(tài)門(3)邏輯符號(hào)控制端低電平有效的三態(tài)門用“▽”表示輸出為三態(tài)。高電平有效低電平有效3/14/202330（2）用三態(tài)門構(gòu)成雙向總線EN1、EN2、EN3輪流為高電平，且任何時(shí)刻只有一個(gè)三態(tài)門工作，則三個(gè)門電路輪流將信號(hào)送到總線上。當(dāng)EN=1時(shí)，G2呈高阻態(tài)，G1工作，輸入數(shù)據(jù)D0經(jīng)G1反相后送到總線上；當(dāng)EN=0時(shí)，G1呈高阻礙態(tài)，G2工作，總線上的數(shù)據(jù)D1經(jīng)G2反相后輸出。（1）用三態(tài)門構(gòu)成單向總線2、三態(tài)門的應(yīng)用3/14/202331一、CT54系列和CT74系列二、TTL集成邏輯門電路的子系列1、CT74標(biāo)準(zhǔn)系列2、CT74H高速系列3、CT74L低功耗系列4、CT74S肖特基系列5、CT74LS低功耗肖特基系列6、CT74AS先進(jìn)肖特