下篇課題5時序邏輯電路

下篇-課題五時序邏輯電路電子工業(yè)出版社

《電子技術基礎》5.1時序邏輯電路的特點及分析5.2寄存器5.3計數器返回課程總目錄5.1時序邏輯電路的特點及分析5.1.1時序邏輯電路的特點1.時序邏輯電路的特點

時序電路由兩部分組成，一部分是組合邏輯電路，一部分是由觸發(fā)器構成的存儲器。圖5.2時序邏輯電路示意框圖（1）邏輯功能特點在數字電路中，凡是任何時刻電路的穩(wěn)態(tài)輸出，不僅和該時刻的輸入信號有關，而且還取決于電路原來狀態(tài)者，都叫做時序邏輯電路。這既可以看成是時序邏輯電路的定義，也是其邏輯功能特點。（2）電路組成特點

時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的，所以從電路組成看，時序電路一定包含有作為存儲單元的觸發(fā)器。實際上，時序電路的狀態(tài)，就是依靠觸發(fā)器記憶和表示的。時序電路中可以沒有組合電路，但不能沒有觸發(fā)器。J=w1=x2 k=w2=x1y1=q2=2.時序電路邏輯功能表示方法圖5.3JK觸發(fā)器作為存儲電路

觸發(fā)器也是時序電路，只不過因其功能十分簡單，一般情況下僅當做基本單元電路處理罷了。如果把圖5-2所示框圖做一點處理（見圖5.3），那么，即使從電路組成上看，觸發(fā)器也是時序電路。y2=q1=Q時序電路表示邏輯功能的幾種方法：（1）邏輯表達式

如果用X（x1，x2，…，xi）、Y（y1，y2，…，yj）、W（w1，w2，…，wk）和Q（q1，q2，…，qL），分別代表時序電路的現(xiàn)在輸入信號、現(xiàn)在輸出信號、存儲電路的現(xiàn)在輸入和輸出信號，那么，這些信號之間的邏輯關系就可以用下面三個向量函數表示：Y(tn)=F[X(tn),Q(tn)] (5-1)W(tn)=G[X(tn),Q(tn)] (5-2)Q(tn+1)=H[W(tn),Q(tn)] (5-3)

式中tn、tn+1是相鄰的兩個離散時間。由于y1、y2、…yj是電路的輸出信號，故把式（5-1）叫做輸出方程；而w1、w2、…、wk是存儲電路的驅動或激勵信號，所以把式（5-2）稱為驅動或激勵方程；至于式（5-3）則叫做狀態(tài)方程，因為q1、q2、…、qL表示的是存儲電路的狀態(tài)，并稱之為狀態(tài)變量。（2）狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖3.時序邏輯電路分類

（1）按邏輯功能劃分為：計數器、寄存器、移位寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。顯然，在科研、生產、生活中，完成各種各樣操作的時序電路是千變萬化不勝枚舉的，這里提以的只是幾種比較典型的電路而已。（2）按電路中觸發(fā)器狀態(tài)變化是否同步可分為：同步時序電路和異步時序電路。

同步時序電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器是同步翻轉的。因為在這種時序電路中，其狀態(tài)的改變受同一個時鐘脈沖控制，各個觸發(fā)器的CP信號都是輸入時鐘脈沖。異步時序電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器，有的先翻轉，有的后翻轉，是異步進行的。因為在這種時序電路中，有的觸發(fā)器，其CP信號就是輸入時鐘脈沖，有的觸發(fā)器則不是，而是其它觸發(fā)器的輸出。（3）按電路輸出信號的特性可分為Mealy型和Moore型。

圖5.4時序電路的一般模式(a)Mealy型時序電路(b)Moore型時序電路

Mealy型時序電路：其輸出不僅與現(xiàn)態(tài)有關，而且還決定于電路的輸入，圖5.4(a)所示是其電路的一般模型。

其輸出方程為：Y(tn)=F[X(tn),Q(tn)]，電路模型見圖5.4(b)。

此外，按能否編程有可編程和不能編程時序電路之分；按集成度不同又有SSI、MSI、LSI、VLSI之別；按使用的開關元件類型還有TTL和CMOS等時序電路之分。5.1.2時序電路的一般分析方法1.分析的一般步驟圖5.5中給出了分析時序電路的一般過程。圖5.5

時序電路分析過程示意圖一般情況下可按下列步驟進行：

（1）寫方程式1）時鐘方程：各個觸發(fā)器時鐘信號的邏輯表達式；2）輸出方程：時序電路各個輸出信號的邏輯表達式；3）驅動方程：各個觸發(fā)器同步輸入信號的邏輯表達式。（2）求狀態(tài)方程把驅動方程代入相應觸發(fā)器的特性方程，即可求出時序電路的狀態(tài)方程，也就是各個觸發(fā)器次態(tài)輸出的邏輯表達式，因為任何時序電路的狀態(tài)，都是由組成該時序電路的各個觸發(fā)器來記憶和表示的。（3）進行計算把電路輸入和現(xiàn)態(tài)的各種可能取值，代入狀態(tài)方程和輸出方程進行計算，求出相應的次態(tài)和輸出。（4）畫狀態(tài)圖或列狀態(tài)表、畫時序圖1）狀態(tài)轉換是由現(xiàn)態(tài)轉換到次態(tài)，不是由現(xiàn)態(tài)轉換到現(xiàn)態(tài)，更不是由次態(tài)轉換到次態(tài)；2）輸出是現(xiàn)態(tài)和輸入的函數，不是次態(tài)和輸入的函數；3）畫時序圖時要明確，只有當CP觸發(fā)沿到來時相應觸發(fā)器才會更新狀態(tài)，否則只會保持原狀態(tài)不變。（5）電路功能說明一般情況下，用狀態(tài)圖或狀態(tài)表就可以反映電路的工作特性。但是，在實際應用中，各個輸入、輸出信號都有確定的物理含義，因此，常常需要結合這些信號的物理含義，進一步說明電路的具體功能，或者結合時序圖說明時鐘脈沖與輸入、輸出及內部變量之間的時間關系。2.分析舉例【例5.1】試畫出圖5.6所示時序電路的狀態(tài)圖和時序圖。圖5.6

例5-1的時序電路解：1.寫方程式（1）時鐘方程：CP0=CP1=CP2=CP

（5-4）

可見圖5.6所示是一個同步時序電路，對于同步時序電路，時鐘方程一般都省去不寫，因為各個觸發(fā)器的時鐘信號是相同的，都是輸入CP脈沖。（2）輸出方程：Y=

圖5.6所示是一個比較簡單的Moore型時序電路，其輸出僅與電路現(xiàn)態(tài)有關。（3）驅動方程：

2、求狀態(tài)方程JK觸發(fā)器的特性方程：（5-7）

（5-6）

（5-5）

把式（5-4）分別代入式（5-5），即可得3、進行計算依次假設電路的現(xiàn)在狀態(tài)，代入狀態(tài)方程式（5-8）和輸出方程式（5-5），進行計算，求出相應的次態(tài)和輸出，結果見表5.1所示狀態(tài)表。

表5.1

例5-1的狀態(tài)表現(xiàn)態(tài)次態(tài)輸出Y000001010011100101110111001011101111000010100110111101114、畫狀態(tài)圖與時序圖，見圖5.7、5.8。（a）有效循環(huán) （b）無效循環(huán)圖5.7例5-1的狀態(tài)圖圖5.8例5-1的時序圖5、有效狀態(tài)、有效循環(huán)、無效狀態(tài)、無效循環(huán)、能自啟動和不能自啟動的概念（1）有效狀態(tài)與有效循環(huán)

有效狀態(tài)：在時序電路中，凡是被利用了的狀態(tài)，都叫做有效狀態(tài)。在圖5.7所示狀態(tài)圖中，(a)里的6個狀態(tài)被利用了，故都是有效狀態(tài)。

有效循環(huán)：在時序電路中，凡是有效狀態(tài)形成的循環(huán)，都稱為有效循環(huán)。在圖5.7（a）所示的循環(huán)，就是有效循環(huán)，因為(a)中的6個狀態(tài)都是有效狀態(tài)。（2）無效狀態(tài)與無效循環(huán)

無效狀態(tài)：在時序電路中，凡是沒有被利用的狀態(tài)，都叫做無效狀態(tài)。圖5.7(b)中的兩個狀態(tài)——010、101，都是無效狀態(tài)。

無效循環(huán)：如果無效狀態(tài)形成了循環(huán)，那么這種循環(huán)就稱為無效循環(huán)。圖5.7(b)所示的循環(huán)就是無效循環(huán)，因010、101是無效狀態(tài)。（3）能自啟動與不能自啟動能自啟動：在時序電路中，雖然存在無效狀態(tài)，但它們沒有形成循環(huán)，這樣的時序電路叫做能夠自啟動的時序電路。不能自啟動：在時序電路中，既有無效狀態(tài)存在，它們之間又形成了循環(huán)，這樣的時序電路被稱之為不能自啟動的時序電路。

例如，圖5.7所示狀態(tài)圖中，既存在無效狀態(tài)010、101，又形成了無效循環(huán)（b），因此，圖5.6所示時序電路是一個不能自啟動的時序電路，在這種時序電路中，一旦因某種原因，例如干擾而落入無效循環(huán)，就再也回不到有效狀態(tài)了，當然，再要正常工作也就不可能了。[解]1.寫方程式（1）時鐘方程

CP0=CP1=CP2=CP（2）輸出方程Y1=S

Y2=圖5.9所示是一個Mealy型時序電路，因為Y1不僅和電路現(xiàn)態(tài)有關，而且還決定于輸入信號S。

【例5.2】試畫出圖5.9所示時序電路的狀態(tài)圖和時序圖，圖中S為控制信號。

圖5.9

例5-2的時序電路（3）驅動方程（5-10）2、求狀態(tài)方程JK觸發(fā)器的特性方程：把式（5-10）分別代入特性方程，可得（5-11）3、進行計算依次假設的取值，代入式（5-11）和式（5-9）進行計算，求出相應的次態(tài)和輸出，結果見表5.2。

表5.2

例5-2的狀態(tài)表4、畫狀態(tài)圖與時序圖

（1）狀態(tài)圖，電路能夠自啟動。見圖5.10。

圖5.10

例5-2的狀態(tài)圖（2）時序圖，見圖5.11。

圖5.11例5-2的時序圖【例5.3】試畫出圖5.12所示時序電路的狀態(tài)圖和時序圖。

圖5.12

例5-3的時序電路時鐘方程：CP0=CP2=CP，CP1=驅動方程：D0=D1=D2=

[解]

1.寫方程式2、求狀態(tài)方程D觸發(fā)器的特性方程：=D時鐘脈沖上升沿時刻有效，將驅動方程分別代入特性方程，可得：（5-12）3、進行計算在依次設定電路現(xiàn)在狀態(tài)，代入狀態(tài)方程式（5-12）進行計算求次態(tài)時，要特別注意每一個方程式有效的時鐘條件，只有當其時鐘條件具備時，觸發(fā)器才會按照方程式的規(guī)定更新狀態(tài)，否則只會保持原來狀態(tài)不變。計算結果見表5.3。

表5.3例5-3的狀態(tài)表

表5.3中的時鐘條件一欄里，注明的是相應觸發(fā)器的時鐘條件，凡寫上時鐘信號者說明條件具備，其狀態(tài)方程有效，未寫上者說明條件不具備，其狀態(tài)方程無效，即觸發(fā)器將保持原來狀態(tài)不變，由于CP0=CP2=CP，所以每當輸入時鐘脈沖CP到來，電路轉換狀態(tài)時，F(xiàn)F0、FF2總是具備時鐘條件，相應的總是有效的。但是FF1就不同了，因為CP1=，每當輸入時鐘脈沖CP到來電路由現(xiàn)態(tài)轉換以次態(tài)時，只有當FF0的Q端從1跳變到0，也即端從0跳變到1時，F(xiàn)F1才算具備了時鐘條件，也即FF1才翻轉。也即FF1才翻轉。

4、畫狀態(tài)圖與時序圖圖5.13

例5-3的狀態(tài)圖（1）狀態(tài)圖，見圖5.13。由圖5.13所示狀態(tài)圖可知，圖5-12所示異步時序電路，雖然有3個無效狀態(tài)101、110、111，但是電路能自啟動。注意，畫時序電路的狀態(tài)圖時，無效狀態(tài)應一并畫出。（2）時序圖，見圖5.14。注意，畫時序圖時，無效狀態(tài)一般不畫出來。圖5.14

例5-3的時序圖5.2.1數碼寄存器5.2寄存器

寄存器是數字電路中的一個重要數字部件，具有接收、存放及傳送數碼的功能，其中移位寄存器還具有移位功能。寄存器屬于計算機技術中的存儲器的范疇，但與存儲器相比，又有些不同，如存儲器一般用于存儲運算結果，存儲時間長，容量大，而寄存器一般只用來暫存中間運算結果，存儲時間短，存儲容量小，一般只有幾位。

暫存數碼的數字部件稱為數碼寄存器。由前面討論的觸發(fā)器可知，觸發(fā)器具有2種穩(wěn)態(tài)，可分別代表0和1，所以，一個觸發(fā)器使可存放1位二進制數，用N個觸發(fā)器便可組成N位二進制寄存器。集成四位數碼寄存器74LS175

圖5.1574LS175的邏輯圖

74LS175是用維持-阻塞觸發(fā)器組成的4位寄存器，它的邏輯圖如圖5.15所示。由圖看出它是由4個D觸發(fā)器組成，2個非門分別作清0和寄存數碼控制門。D0~D3是數據輸入端，Q0~Q3是數據輸出端，~是反碼輸出端。74LS175的功能如下：（1）異步清零在端加負脈沖，各觸發(fā)器異步清零。清零后，應將接高電平，以不妨礙數碼的寄存。（2）并行數據輸入在=1的前提下，將所要存入的數據D依次加到數據輸入端，在CP脈沖上升沿的作用下，數據將被并行存入。（3）記憶保持將=1，CP無上升沿（通常接低電平），則各觸發(fā)器保持原狀態(tài)不變，寄存器處在記憶保持狀態(tài)。（4）并行輸出可同時并行取了已存入的數碼及它們的反碼。表5.474175功能表5.2.2移位寄存器

移位寄存器除了具有存儲代碼的功能以外，還具有移位功能，即寄存器存儲的代碼能在移位脈沖的作用下依次左移或右移。移位寄存器不但可以用來寄存代碼，還可以用來實現(xiàn)數據的串行→并行轉換、數值的運算以及數據處理等。

由邊沿觸發(fā)器結構的D觸發(fā)器組成的4位移位寄存器圖5.16用D觸發(fā)器構成的移位寄存器

因為從CP上升沿開始到輸出端新狀態(tài)的建立需要經過一段傳輸延遲時間，所以當CP的上升沿同時作用于所有的觸發(fā)器時，它們輸入端的狀態(tài)還沒有改變。于是FF1按Q0原來的狀態(tài)翻轉，F(xiàn)F2按Q1原來的狀態(tài)翻轉，F(xiàn)F3按Q2原來的狀態(tài)翻轉。同時，加到寄存器輸入端D1的代碼存入FF0?？偟男Ч喈斢谝莆患拇嫫骼镌械拇a依次右移了1位。

經過4個CP信號以后，串行輸入的4位代碼全部移入了移位寄存器中，同時在4個觸發(fā)器的輸出端得到了并行輸出的代碼。因此，利用移位寄存器可以實現(xiàn)代碼的串行→并行轉換。反之若首先將4位數據并行地置入移位寄存器的4個觸發(fā)器中，然后連續(xù)加入4個移位脈沖，則移位寄存器里的4位代碼將從串行輸出端D0依次送出，從而實現(xiàn)了數據的并行→串行轉換。5.2.3集成寄存器芯片

集成寄存器又叫鎖存器，用來暫存中間運算結果，如儀器儀表中的數據暫存，用以防止顯示器閃爍等。74HC373鎖存器

八D鎖存器74HC373，它采用8個D觸發(fā)器作8位寄存單元，具有三態(tài)輸出結構，G1是輸出控制門，G2是封鎖存允許控制門，1D~8D是8個數據輸入端，1Q~8Q是8個輸出端。圖5.17八D鎖存器74HC373邏輯圖鎖存數據的過程是：先將要鎖存的數據傳入各D端，再使CP=1，則D端數據不被存入各觸發(fā)器。當CP=0時，數據被鎖存在各觸發(fā)器中。要使被鎖存的數據輸出，可使=0，數據被鎖存在各觸發(fā)器中。要使被封存的數據輸出，可使=0，數據將通過三態(tài)門輸出。在=1時，三態(tài)門處于高阻狀態(tài)。由此可得其功能表如表5.5所示。

表5.574HC373鎖存器功能表

1.計數器的分類5.3計數器

5.3.1計數器概述

計數器的類型較多，它們都是由具有記憶功能的觸發(fā)器作基本計數單元，各觸發(fā)器的連接方式等的不同，就構成了各種不同類型的計數器。

計數器按計數步長分，有二進制、十進制和任意制計數器；按計數增減趨勢分，有加計數、減計數和可加可減的可逆計數器，一般所說的計數器均指加計數器；按觸發(fā)器的CP脈沖分，有同步和異步計數器；按內部器件分，有TTL和CMOS計數器等。2.計數器的基本原理（1）異步二進制加法計數器

圖5.18是4位二進制異步加法計數器的原理電路，它由4個下降沿的J-K觸發(fā)器作4位計數單元。圖中，J=K=1，每來一個CP脈沖的下降沿時觸發(fā)器就翻轉一次；低位觸發(fā)器的輸出作高位觸發(fā)器的CP脈沖，這種連接稱為異步工作方式。各位觸發(fā)器的清零端受清零信號的控制。

開始4位觸發(fā)器被清零后，由于CP脈沖加于FF0的CP端，所以FF0的輸出是見CP的下降就翻轉一次，得Q0波形，而Q0輸出又作為FF1的CP脈沖，F(xiàn)F1的輸出是見Q0的下降沿就翻轉一次，得Q1波形，依次類推，可得此計數器的工作波形如圖5.18(b)所示，這就是4位二進制加法計數器的工作波形，因為每個觸發(fā)器都是每輸入兩個脈沖輸出一個脈沖，是逢二進一，符合二進制加法計數的規(guī)律。圖5.18二進制異步加法計數器原理

（2）異步二進制減法計數器

將圖5.18(a)的各Q端輸出作下一觸發(fā)器的CP脈沖，改接為用端輸出作下一個觸發(fā)器的CP脈沖，得圖5.19(a)所示的電路，這就是一個4位二進制減法計數器，其計數工作波形如圖5.34(b)所示。圖5.19由J-K觸發(fā)器組成的二進制異步減法計數器

D觸發(fā)器組成的二進制異步計數器如圖5.20所示，注意觸發(fā)器在CP脈沖的上升沿翻轉，每個觸發(fā)器已接成D=的“計數”狀態(tài)。圖5.20由D觸發(fā)器組成的二進制計數器3.計數器邏輯功能的分析與表示方法

描述計數器邏輯功能的方法有：邏輯圖、方程式（包括驅動方程、狀態(tài)方程、輸出方程、時鐘方程）、狀態(tài)表（真值表）、工作波形（時序圖）、狀態(tài)圖等。它們之間互有聯(lián)系，各從不同側面反映了計數器的邏輯功能。

在TTL和CMOS兩大類型的計數器中，它們的分析方法有所不同。TTL的是以控制觸發(fā)器數據輸入端（J，K或D）和CP端來實現(xiàn)有效計數的；而CMOS計數器中用的是T觸發(fā)器，它只有1個T輸入端，其控制關系比較簡單。

【例5.4】圖5.21所示是74LS290中的主體部分電路，試分析這部分電路的邏輯功能。[解]（1）邏輯圖觀察此邏輯圖，它的CP端不是同一個信號，所以是異步工作的；其輸出端為Q3，Q2，Q1；是清零端，用低電平清零。圖5.21[例5-4]圖（2）驅動方程。

計數器各觸發(fā)器輸入端的邏輯函數式（又稱為驅動方程、激勵方程），由圖可知其各觸發(fā)器的驅動方程為：（3）狀態(tài)方程。各觸發(fā)器的次態(tài)方程稱為狀態(tài)方程。將各位觸發(fā)器的驅動方程代入觸發(fā)器的特性方程中，可得各觸發(fā)器的狀態(tài)方程為：（4）狀態(tài)表。

將計數器所有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中，求出相應的次態(tài)并列成表格，這種表格就稱為狀態(tài)轉換真值表，簡稱真值表，如表5.6所示。

可以看出，這是一個五進制計數器，以000~1005種工作狀態(tài)循環(huán)，即有5種工作狀態(tài)，稱為模數為五。

表5.6

例5-4狀態(tài)表（5）狀態(tài)圖。

將計數器狀態(tài)轉換用圖形方式來描述，這種圖形稱作狀態(tài)圖，如圖5.22(a)所示。圖中，箭頭示出轉換方向，斜線右下方的數碼是轉換過程中產生的進位信號。3個觸發(fā)器有8（即23）種工作狀態(tài)，現(xiàn)在只用了5種，000~100形式的循環(huán)稱為有效循環(huán)，還有3種狀態(tài)101、110、111未被利用，稱為無效狀態(tài)。（6）時序圖（工作波形）。

將計數器中各觸發(fā)器的輸出狀態(tài)用波形來表示，這種波形就稱為時序圖，它形象地表示了輸入輸出信號在時間上的對應關系。此計數器的工作波形如圖5.22(b)表示。圖5.22[例5-4]的狀態(tài)圖和工作波形5.3.2異步計數器

1.集成異步二進制計數器

圖5.23是74HC393雙4位二進制異步計數器的邏輯圖管腳排列。它由4個T觸發(fā)器作為4位計數單元，其中FF0是在T端信號正邊沿有效，而FF1~FF3是在T端信號負邊沿有效。門G1是清零控制門，它用正脈清零；門G2是CP脈沖控制門。圖5.2374HC393集成異步二進制計數器（1）清零。使CR=1（接高電平），則各觸發(fā)器的清0端R=1，使Q3Q2Q1Q0=0000；清零后，應使CR=0，各觸發(fā)器才能計數。（2）計數。設端的計數脈沖如圖5.24所示，經G2反相后，在其上升沿（即CP的下降沿）加給FF0的下端，所以Q0是在CP的每一個下降沿就翻轉一次，得Q0波形如圖所示。Q0輸出又作為FF1的T端計數信號，F(xiàn)F1在每一個Q0的下降沿翻轉一次，得Q1波形，依此類推，得其真值表如表5.7所示。工作原理:CP的順序Q3Q2Q1Q001234567891011121314151600000000111111110000011110000111100011001100110011001010101010101010表5.774HC393真值表圖5.2474HC393二進制計數工作波形圖5.24的工作波形

表5.874HC393功能表

2.集成異步十進制計數器

圖5.25是集成異步十進制計數器74LS290的邏輯圖。它由4個負邊沿J-K觸發(fā)器組成一位十進制計數單元。和均為計數輸入端，RO(1)

和R2(2)

為置零控制端，S9(1)

，S9(2)

為置9控制端。

當信號從端輸入，從Q0端輸出時，它是1個二分頻電路，即1位二進制計數器。當信號從端輸入，從Q3端輸出時，它是1個五分頻電路，即五進制計數器。當信號從端輸入，并將Q0與相連，從Q0，Q1，Q2，Q3輸出時，就是1個8421BCD碼的十進制計數器，所以74LS290也稱為二-五-十進制計數器。

圖5.2574LS290十進制計數器邏輯圖及管腳圖表5.974LS290功能表（1）異步置9當S9(1)=S9(2)=1時，計數器置9。（2）異步清零在S9(1)·S9(2)=0狀態(tài)下，當RO(1)=R0(2)=1時計數器異步清零，即Q3Q2Q1Q0=0000.（3）計數在S9(1)·S9(2)=0和RO(1)=R0(2)=0同時滿足的前提下，在CP下降沿可進行計數。若在端輸入脈沖，則Q1實現(xiàn)二進制計數；若在端輸入脈沖，則Q3Q2Q1從從000~100構成五進制計數器。若將Q0端與端相連，在端輸入脈沖，則Q3Q2Q1Q0從0000~1001構成8421BCD十進制計數器。

圖5.26為中規(guī)模集成的4位同步二進制計數器741LS61的邏輯圖。這個電路除了具有二進制加法計數功能外，還具有預置數、保持和異步置零等附加功能。其中為預置數控制端，D0~D3，為數據輸入端，C為進位輸出端，為異步置零（復位）端，EP和ET為工作狀態(tài)控制端。5.3.3同步計數器

同步計數器的電路復雜，但計數速度快，多用在計算機中；而異步計數電路簡單，但計數速度慢，多用于儀器表中。

1.集成同步二進制計數器

圖5.264位同步二進制計數器74161的邏輯圖及管腳圖表5.104位同步二進制計數器74LS161的功能表a.當=0時所有觸發(fā)器將同時被置零，Q3Q2Q1Q0=0000,而且置零操作不受其他輸入端狀態(tài)的影響。b.當=1，=0時，電路工作在預置數狀態(tài),CP上沿時，D3~D0置入計數器，Q3Q2Q1Q0=D3D2D1D0。c.當==1而EP=0、ET=1時，計數器的狀態(tài)保持不變,c=Q3Q2Q1Q0;當==1而EP=1、ET=0時，計數器的狀態(tài)保持不變,c=0。d.當==EP=ET=1時，電路工作在計數狀態(tài)。注意：有些同步計數器（例如74LS162、74LS163）是采用同步置零方式的，應注意與異步置零方式的區(qū)別。在同步置零的計數器電路中，還有一種雙時鐘加/減計數器應用廣泛。（4）進位/借位輸出。是進位輸出端，是借位輸出端，它們可供級聯(lián)使用。（2）置數控制。是置數控制端，當=0時，輸入數據D3~D0對應置入計數器，使Q3Q2Q1Q0=D3D2D1D0，此種工作方式又稱為并行送數。

雙時鐘加/減同步二進制計數器74HC193

表5.1174HC193功能表圖5.2774HC193管腳圖（1）清零控制。CR清零端，當CR=1時，輸出Q3Q2Q1Q0=0000；平時，CR應接低電平，以不妨礙計數。（3）加/減控。CPU是串行加計數輸入端，當CPU端有計數脈沖輸入時，計數器做加法計數；CPD是串行減計數輸入端，當CPD端有計數脈沖輸入時，計數器做減法計數。

2.集成同步十進制計數器圖5.28是中規(guī)模集成的同步十進制計數器74160的邏輯圖。它具有置數、異步置零和保持的功能。各輸入端的功能和用法與圖5.43電路中對應的輸入端相同。74160的功能表也與74161的功能表相同，所不同的是74160是十進制而74161是十六進制。從0000開始計數,第9個計數脈沖電路進入1001狀態(tài),第10個計數脈沖電路返回到0000狀態(tài)。圖5.28同步十進制加法計數器74160的邏輯圖5.3.4實現(xiàn)N進制的方法

一般將二進制和十進制以外的進制統(tǒng)稱為任意進制。要實現(xiàn)任意進制計數，只有利用集成二進制或十進制計數器，采用反饋歸零或反饋置數法來實現(xiàn)所需的任意進制計數。要實現(xiàn)任意進制計數器，必須選擇使用一些集成二進制或十進制計數器的芯片。表5.12給出常用的中規(guī)模集成同步計數器的主要品種。

表5.12計數器主要品種一覽表名

稱型

號說

明二-十進制同步計數器TTL7416074LS160同步預置、異步清零CMOS40160B四位二進制同步計數器TTL7416174LS161同步預置、異步清零CMOS40161B二-十進制同步計數器TTL7416274LS162同步預置、同步清零CMOS40162B四位二進制同步計數器TTL7416374LS163同步預置、同步清零CMOS40163B名

稱型

號說

明二-十進制加/減計數器TTL74LS168同步預置、無清零端TTL7419274LS192異步預置、異步清零、雙時鐘CMOS40192BTTL7419074LS190異步預置、無清零端、單時鐘CMOS4510B四位二進制加/減計數器TTL74LS169同步預置、無清零端TTL7419374LS193異步預置、異步清零、雙時鐘CMOS40193BTTL7419174LS191異步預置、無清零端、單時鐘CMOS4516B雙二-十進制加計數器CMOS4518B異步清零雙四位二進制加計數器CMOS4520B異步清零十進制計數/分配器CMOS4017B異步清零，采用約翰遜編碼二-五-十進制計數器TTL74LS9074LS290異步預置、異步清零十二級二進制脈沖計數器CMOS4040B假設已有N進制計數器，而需要得到的是M進制計數器。這時有M<N和M>N兩種可能的情況。

在N進制計數器的順序計數過程中，設法跳越（N-M）個狀態(tài)，就可以得到M進制計數器了。實現(xiàn)跳越的方法有置零法和置數法兩種。（1）置零法適用于有異步置零輸入端的計數器。它的工作原理為：設原有的計數器為N進制，當它從全零狀態(tài)S0開始計數并接收了M個計數脈沖后，電路進入SM狀態(tài)。如果將SM狀態(tài)譯碼產生一個置信號加到計數器的異步置零輸入端，則計數器將立刻返回S0狀態(tài)，這樣就可以跳過（N-M）個狀態(tài)而得到M進制計數器。

1.M<N的情況圖5.29獲得任意進制計數器的兩種方法（2）置數法和置零法不同，它是通過給計數器重復置入某個數值的方法跳越（N-M）狀態(tài)，從而獲得M進制計數器。置數操作可以在電路的任何一個狀態(tài)下進行。這種方法適用于有預置數功能的計數器電路?！纠?.5】試利用同步十進制計數器74160接成同步六進制計數器。[解]因為74160兼有異步置零和預置數功能，所以置零法和置數法均可采用。圖5.30所示電路是采用異步置零法接成的六進制計數器。當計數器計成Q3Q2Q1Q0=0110狀態(tài)時，擔任譯碼器的門G輸出低電平信號給端，將計數器置零，回到0000狀態(tài)。圖5.30用置零法將74LS160接成六進制計數器采用置數法時可以從計數循環(huán)中的任何一個狀態(tài)置入適當的數值而跳躍（N-M）個狀態(tài)，得到M進制計數器。圖5.31給出兩個不同的方案。其中圖（a）的接法是用Q3Q2Q1Q0=0101狀態(tài)譯碼產生=0信號，下一個CP信號到達時置入0000狀態(tài)，從而跳過0100~1001這4個狀態(tài)，得到六進制計數器。圖（b）是用0100狀態(tài)譯碼產生

=0信號，下