微型計(jì)算機(jī)原理及應(yīng)用（第3版）2章

第2章微型計(jì)算機(jī)的基本結(jié)構(gòu)

微型計(jì)算機(jī)系統(tǒng)存儲(chǔ)器組織微處理器的基本結(jié)構(gòu)

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

馮·諾伊曼（VonNeumann）“存儲(chǔ)程序控制式”計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五部分組成的。運(yùn)算器和控制器合稱為中央處理單元（CentralProcessingUnit），簡(jiǎn)稱CPU。微型計(jì)算機(jī)由微處理器、存儲(chǔ)器、輸入/輸出接口和總線組成，就體系結(jié)構(gòu)而言，稱為總線結(jié)構(gòu)微機(jī)總線內(nèi)部總線互連芯片內(nèi)部各個(gè)裝置系統(tǒng)總線微處理器、存儲(chǔ)器和輸入/輸出接口之間的總線外部總線微機(jī)與外部設(shè)備之間的總線微機(jī)總線數(shù)據(jù)總線地址總線控制總線雙向總線，用于傳送數(shù)據(jù)信息，以實(shí)現(xiàn)微處理器、存儲(chǔ)器和I/O接口之間的數(shù)據(jù)交換單向總線，用于微處理器向內(nèi)存儲(chǔ)器、輸入/輸出接口傳輸?shù)刂酚糜谖⑻幚砥飨蚱渌考鬏斂刂菩畔⒑推渌考蛭⑻幚砥鱾鬏敔顟B(tài)信息，從而協(xié)調(diào)各部件工作

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

微型計(jì)算機(jī)的硬件系統(tǒng)結(jié)構(gòu)如圖2.1所示。

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

1．微處理器微處理器是微型計(jì)算機(jī)的核心部件，它類似于人的大腦。（1）微處理器的邏輯組成微處理器①運(yùn)算器是數(shù)據(jù)處理裝置，用來(lái)完成對(duì)數(shù)據(jù)的算術(shù)運(yùn)算、邏輯運(yùn)算及邏輯判斷等操作。②控制器是發(fā)布命令的裝置，控制計(jì)算機(jī)自動(dòng)執(zhí)行程序，指揮和協(xié)調(diào)計(jì)算機(jī)各部件的工作，能夠處理異常事件③高速緩存微處理器內(nèi)置的一個(gè)存儲(chǔ)空間。程序和數(shù)據(jù)暫存在高速緩存，CPU直接從高速緩存讀取指令或存取數(shù)據(jù)，從而減少了CPU和存儲(chǔ)器的存取次數(shù)，提高了CPU處理數(shù)據(jù)的速度④時(shí)鐘時(shí)鐘是一個(gè)脈沖發(fā)生器。單位時(shí)間內(nèi)的脈沖數(shù)稱為頻率，其標(biāo)準(zhǔn)計(jì)量單位是赫茲（Hz）。CPU內(nèi)部的時(shí)鐘頻率稱為主頻，主頻越高，CPU的運(yùn)行速度越快。系統(tǒng)總線的工作頻率稱為外頻。倍頻是外頻與主頻相差的倍數(shù)，即：主頻=外頻×倍頻

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

（2）微處理器的主要性能①字長(zhǎng)②時(shí)鐘頻率③工作電壓④高速緩存⑤數(shù)據(jù)總線寬度⑥地址總線寬度⑦內(nèi)置協(xié)處理器高速緩存分為以下級(jí)別一級(jí)高速緩存（L1Cache）二級(jí)高速緩存（L2Cache）PentiumⅣCPU內(nèi)置L2Cache三級(jí)高速緩存（L3Cache）

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

（3）微處理器芯片的類型目前，微處理器芯片主要有Intel公司的Pentium系列和AMD的Athlon系列。Intel系列微處理器是按字長(zhǎng)的位數(shù)分類的。①8086/8088微處理器②80286微處理器③80386微處理器④80486微處理器⑤Pentium（奔騰）微處理器⑥PentiumⅡ微處理器⑦PentiumⅢ微處理器⑧PentiumⅣ微處理器⑨Itanium（安騰）微處理器

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

2．系統(tǒng)控制器（1）系統(tǒng)控制器功能①總線緩沖器②總線仲裁和分配③處理器總線接口④內(nèi)存控制器⑤I/O控制器⑥能源管理⑦系統(tǒng)監(jiān)測(cè)

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

（2）系統(tǒng)控制器芯片組目前，系統(tǒng)控制器采用超大規(guī)模集成電路集成在一個(gè)芯片或幾個(gè)芯片中，稱為系統(tǒng)芯片組，通常又稱為“橋”。系統(tǒng)控制器芯片組的結(jié)構(gòu)有以下三種：①南北橋芯片結(jié)構(gòu)：常用的兩片芯片組，稱之為“南橋”和“北橋”.北橋芯片提供對(duì)CPU的類型和主頻、內(nèi)存的類型和最大容量、總線插槽、錯(cuò)誤檢查和糾正等的支持.北橋芯片起主導(dǎo)作用，又稱為主橋南橋芯片提供對(duì)鍵盤(pán)控制器（KBC）、時(shí)鐘控制器（RTC）、通用串行總線（USB）、數(shù)據(jù)傳輸方式（DMA）和高級(jí)能源管理（ACPI）等的支持。②三芯片結(jié)構(gòu)：GMCH、ICH、FWH三芯片結(jié)構(gòu)GMCH（圖形與控制中心）支持和管理CPU、內(nèi)存及圖形顯示控制電路ICH（輸入/輸出控制中心）支持系統(tǒng)總線、I/O接口和系統(tǒng)能源控制FWH（固件中心）是支持主板的綜合芯片③單芯片結(jié)構(gòu)：SiS（矽統(tǒng)）公司將南北橋芯片整合為單一的芯片。

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

3．存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)“記憶”信息的裝置，其主要職能是保存程序和數(shù)據(jù)內(nèi)存儲(chǔ)器存儲(chǔ)器外存儲(chǔ)器(又稱內(nèi)存或主存)(又稱外存或輔存)隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）（又稱讀寫(xiě)存儲(chǔ)器）斷電后不再保留原信息斷電后仍保存原信息（1）內(nèi)存的邏輯組成內(nèi)存是由存儲(chǔ)體、地址譯碼器、數(shù)據(jù)寄存器和控制電路組成的，如圖2.3所示。

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

（2）內(nèi)存的主要性能①存儲(chǔ)容量：存儲(chǔ)容量的單位是字節(jié)、千字節(jié)、兆字節(jié)、吉字節(jié)和太字節(jié)。②存取速度：?jiǎn)挝粫r(shí)間內(nèi)完成讀/寫(xiě)操作的最高頻率稱為存取速度，其單位是MHz。③內(nèi)存帶寬：是在一秒內(nèi)所能傳輸?shù)淖畲髷?shù)據(jù)容量，單位為字節(jié)/秒（B/s）。④錯(cuò)誤校驗(yàn)：在內(nèi)存中增加額外的校驗(yàn)位，寫(xiě)入操作時(shí)，根據(jù)寫(xiě)入的數(shù)據(jù)計(jì)算出校驗(yàn)代碼，數(shù)據(jù)和校驗(yàn)代碼同時(shí)被寫(xiě)入內(nèi)存；讀出操作時(shí)，根據(jù)讀出的數(shù)據(jù)計(jì)算出校驗(yàn)代碼，與存入的校驗(yàn)代碼比較，若兩個(gè)代碼相異，則存儲(chǔ)器的讀/寫(xiě)發(fā)生錯(cuò)誤。目前內(nèi)存采用的錯(cuò)誤校驗(yàn)方法有奇偶校驗(yàn)和ECC（ErrorCheckingandCorrecting，錯(cuò)誤檢查和糾正）校驗(yàn)兩種。

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

4．輸入/輸出接口介于微型計(jì)算機(jī)和外部設(shè)備之間的電路稱為輸入/輸出接口電路（1）總線接口在系統(tǒng)板上有ISA總線接口（黑色插槽）、PCI總線接口（白色插槽）和AGP總線接口。在總線插槽上通常插有系統(tǒng)功能擴(kuò)展卡（適配器），如顯示適配器（顯卡）、網(wǎng)絡(luò)接口適配器（網(wǎng)卡）、音頻卡（聲卡）等（2）IDE接口（智能設(shè)備電子接口）接收微處理器的命令并將其轉(zhuǎn)換為對(duì)磁盤(pán)驅(qū)動(dòng)器的尋道、磁盤(pán)格式化、讀/寫(xiě)數(shù)據(jù)的控制器信號(hào)，實(shí)現(xiàn)串、并行數(shù)據(jù)的轉(zhuǎn)換。（3）并行打印機(jī)接口初始化打印機(jī)和實(shí)現(xiàn)打印數(shù)據(jù)的傳輸。（4）串行通信接口初始化串行通信數(shù)據(jù)格式和發(fā)送/接收串行數(shù)據(jù)。（5）鍵盤(pán)接口鍵盤(pán)接口將按鍵動(dòng)作變成該鍵的接通和斷開(kāi)，產(chǎn)生鍵盤(pán)中斷請(qǐng)求，將鍵狀態(tài)變成ASCII碼送入鍵盤(pán)緩沖區(qū)。

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的硬件

5．輸入/輸出設(shè)備（1）輸入設(shè)備輸入設(shè)備將程序、數(shù)據(jù)和命令轉(zhuǎn)換成計(jì)算機(jī)能夠接收的代碼信息。鍵盤(pán)和鼠標(biāo)是當(dāng)前應(yīng)用最廣泛的輸入設(shè)備，此外還有掃描儀等。（2）輸出設(shè)備輸出設(shè)備將計(jì)算機(jī)處理的中間結(jié)果和最終結(jié)果，以人們通常能夠識(shí)別的字符、表格、圖形或圖像等形式表示出來(lái)。輸出設(shè)備主要有顯示器、打印機(jī)和繪圖儀等。輸入設(shè)備、輸出設(shè)備、外部存儲(chǔ)設(shè)備、多媒體設(shè)備和數(shù)據(jù)通信設(shè)備等統(tǒng)稱為外部設(shè)備。

2.1微型計(jì)算機(jī)系統(tǒng)

之微型計(jì)算機(jī)的軟件

軟件分類如圖2.4所示

2.1存儲(chǔ)器組織

之存儲(chǔ)器的數(shù)據(jù)組織

1．字節(jié)型數(shù)據(jù)組織存儲(chǔ)信息的基本單位是二進(jìn)制位，字節(jié)的位編號(hào)如下所示：

76543210字節(jié)數(shù)據(jù)用存儲(chǔ)單元地址及其內(nèi)容表示，如：（B8000H）=34H2．字型數(shù)據(jù)組織字型數(shù)據(jù)的字長(zhǎng)為16位，一個(gè)字由兩個(gè)字節(jié)組成，字的位編號(hào)如下所示：1514131211109876543210高位字節(jié)（MSB）低位字節(jié)（LSB）字的低字節(jié)存放在低地址的存儲(chǔ)單元，字的高字節(jié)存放在高地址的存儲(chǔ)單元，字單元的地址用它的低字節(jié)地址表示,這種存儲(chǔ)數(shù)據(jù)的方法叫作小地址格式。如：（01234H）=1234H01234H存儲(chǔ)單元存放34H，01235H存儲(chǔ)單元存放12H

2.1存儲(chǔ)器組織

之存儲(chǔ)器的數(shù)據(jù)組織

3．雙字型數(shù)據(jù)組織雙字型數(shù)據(jù)字長(zhǎng)為32位，存儲(chǔ)器的雙字單元由四個(gè)相鄰存儲(chǔ)單元的內(nèi)容組成，雙字單元的地址用它的低字節(jié)地址表示，是以小地址格式存儲(chǔ)的。如：（01234H）=12345678H01234H存儲(chǔ)單元存放78H，01235H存儲(chǔ)單元存放56H，01236H存儲(chǔ)單元存放34H，01237H存儲(chǔ)單元存放12H，如圖2.6所示01234H01235H34H12HM圖2.5存儲(chǔ)器的字型數(shù)據(jù)組織01234H01235H01236H01237HM78H56H34H12H圖2.6存儲(chǔ)器的雙字型數(shù)據(jù)組織

2.1存儲(chǔ)器組織

之存儲(chǔ)器的段結(jié)構(gòu)

微處理器的最低1M字節(jié)存儲(chǔ)空間，稱為實(shí)方式內(nèi)存。怎樣用16位字長(zhǎng)提供20位存儲(chǔ)單元地址呢？實(shí)方式內(nèi)存采用了存儲(chǔ)器地址分段的方法。存儲(chǔ)器的段結(jié)構(gòu)如圖2.7所示，64KB段內(nèi)結(jié)構(gòu)如圖2.8所示

2.1存儲(chǔ)器組織

之存儲(chǔ)器的段結(jié)構(gòu)

存儲(chǔ)器的邏輯地址：每個(gè)段的首地址的低4位必須為0.段地址只取段首地址的高16位值，其值稱為段基值.段內(nèi)地址是相對(duì)于段首地址的字節(jié)距離，其字節(jié)距離稱為偏移量（偏移地址）段基值和偏移量?jī)刹糠纸M成了邏輯地址，一個(gè)存儲(chǔ)單元的邏輯地址用下式表示：B800H:1234HB800H是段基值，1234H是偏移量。存儲(chǔ)器的物理地址：物理地址是存儲(chǔ)單元按順序依次排列的實(shí)際地址，在1MB的存儲(chǔ)器里，每個(gè)存儲(chǔ)單元都有惟一的20位地址，地址范圍是00000H～FFFFFH。20位的物理地址由16位段基值和16位偏移量組成。由邏輯地址計(jì)算物理地址的方法是：把段地址左移4位，低4位補(bǔ)0，再加上偏移地址，便形成了物理地址。其公式為：物理地址=段基值

10H＋偏移量【例2.1】

將3021H:25A1H邏輯地址轉(zhuǎn)換為物理地址，計(jì)算的算式如下：3021:25A1的邏輯地址轉(zhuǎn)換為物理地址是327B1H。

3021:25A1的邏輯地址轉(zhuǎn)換為物理地址是327B1H

2.1存儲(chǔ)器組織

之存儲(chǔ)器的堆棧組織

在微型計(jì)算機(jī)中，堆棧是一個(gè)特定的RAM存儲(chǔ)區(qū)，它主要用于暫存數(shù)據(jù)和斷點(diǎn)地址。1．堆棧的結(jié)構(gòu)堆棧是一端固定，另一端浮動(dòng)的數(shù)據(jù)存儲(chǔ)器。向堆棧壓入數(shù)據(jù)時(shí)，新壓入的數(shù)據(jù)堆放在以前壓入數(shù)據(jù)的上面，而最先壓入的數(shù)據(jù)推至堆棧底部，最后壓入的數(shù)據(jù)堆放在堆棧頂部，這稱為棧頂；從堆棧彈出數(shù)據(jù)時(shí)，堆棧頂部數(shù)據(jù)最先彈出，而最先壓入的數(shù)據(jù)則最后彈出。堆棧的這種工作方式稱為“先進(jìn)后出”或“后進(jìn)先出”方式。，微處理器設(shè)置了16位寄存器作為堆棧指示器，簡(jiǎn)稱為SP，用來(lái)存放棧頂存儲(chǔ)單元地址。2．堆棧的操作（1）建棧規(guī)定堆棧棧底，在SS段寄存器裝載段基值，在SP堆棧指示器中裝載棧底地址（2）壓棧1.將堆棧指示器的內(nèi)容減1,然后把高字節(jié)數(shù)據(jù)推入到堆棧指示器所指向棧頂單元2.將堆棧指示器的內(nèi)容再減1，然后把低字節(jié)數(shù)據(jù)推入當(dāng)前的棧頂單元（3）退棧1.將堆棧中低字節(jié)數(shù)據(jù)退棧，送寄存器或存儲(chǔ)器，然后把堆棧指示器的地址加12.將堆棧中高字節(jié)數(shù)據(jù)退棧，堆棧指示器的內(nèi)容再加1，指向新棧頂

2.1微處理器的基本結(jié)構(gòu)

之基本結(jié)構(gòu)

1．總線接口單元（BIU）總線接口單元與微處理器外部的系統(tǒng)總線相連接，它控制著64位數(shù)據(jù)線、36位地址線和控制線，是微處理器與系統(tǒng)之間的高速接口。2．指令抓取和譯碼單元（IFDU）指令抓取和譯碼單元包括指令高速緩沖存儲(chǔ)器、分支目標(biāo)緩沖器、指令預(yù)取緩沖器和指令譯碼器。3．執(zhí)行單元（DEU）執(zhí)行部件是由控制部件和數(shù)據(jù)處理部件組成的。4．地址生成單元（AU）地址生成單元是由地址生成器和分頁(yè)部件組成的

2.1微處理器的基本結(jié)構(gòu)

之基本寄存器

微處理器的基本寄存器按功能分為通用寄存器、段寄存器、指令指針寄存器和標(biāo)志寄存器