學(xué)習(xí)報(bào)告SIMDlements,一個(gè)指令作用與多個(gè)數(shù)據(jù)在時(shí)

Lecture SIMDSIMDProcessing:ExploitingRegular(Data)SIMDSingleinstructionoperatesonmultipledataelements,一個(gè)指令作用與多個(gè)數(shù)據(jù)（在時(shí)SIMDArrayProcessingvs.VLIW:一個(gè)向量是一數(shù)據(jù)指for(i=0;i<=49;i++)C[i]=(A[i]+B[i])/2a需要加載或者是向 b需要對(duì)不同長(zhǎng)度的向量進(jìn)行操 c向量應(yīng)該獨(dú)立存放，互補(bǔ)相 ababc確定的跨步允許向量預(yù)取到寄存器/緩存/器abc高度規(guī)則的器模缺點(diǎn)ab問(wèn)題可能是個(gè)瓶VectorProcessinginMoreDepthVectorRegistersN個(gè)M向量控制寄存器：VLENVSTRVLEN向量寄存器e.g.,VMASK[i]=(Vk[i]==使用更深的流水線(xiàn)實(shí)行數(shù)據(jù)操 從主存中加載向量或者是向主存中向量時(shí)，如果我們能夠每個(gè)循環(huán)都加載一個(gè)元素的話(huà)，那么元素就能夠連續(xù)的加載完成，但是如果主存的時(shí)間超過(guò)一個(gè)周期，可以bankbank間交錯(cuò)取元素的方法來(lái)實(shí)現(xiàn)。（1）=先前的地址+（2）1&bank&bankbank的延遲數(shù)的話(huà)，那么能夠保持一個(gè)周期的吞吐量？ScalarCodebank（1）循環(huán)開(kāi)始加載的兩個(gè)標(biāo)量代碼不能夠被流水線(xiàn)化：2*11（2）4+50*40=2004帶有16個(gè)bank的順序處理器的標(biāo)量執(zhí)行時(shí)間（連續(xù)的words在連續(xù)的banks內(nèi)（1）（2）150416（1）11個(gè)cycles的延（2）16>11確保有足夠的bank足夠多的操作，從而覆蓋延如果向量數(shù)據(jù)并不是以astridedfashion存在于器中時(shí)（非常態(tài)器向量）的話(huà)，那么就可以非定向的組合/打包元素到向量寄存器，這個(gè)操作叫做/分散操作ConditionalOperationsinamaskedoperationsa“purist’s”SIMDLecture15GPUs,VLIW,DAEProgrammingModel指的是程序員如何表達(dá)/ExecutionModelSequential量體系結(jié)構(gòu)&VLIW處理 SIMD ASIMDGPUSIMDGPU是使用多線(xiàn)程的（每個(gè)線(xiàn)程執(zhí)行同樣的代碼，但是處理的是不同的數(shù)據(jù)；每個(gè)線(xiàn)context）GraphicsProcessingUnitsSIMDnotexposedtoProgrammerGPUSIMDSIMDvs.SIMTExecutionSIMD:SIMDwarpsGPU細(xì)粒度多線(xiàn)程：在流水線(xiàn)上，每次一個(gè)線(xiàn)程一條指令；交錯(cuò)執(zhí)行來(lái)隱藏延遲FGMT d d ThreadWarp

WarpsavailableforSIMD

Warpsaccessingisyhierarchy d d ThreadWarpSIMDExecutionUnitMM,ySubsyse,2,3,FunctionalforeachRegistThreaderssforersforers8,9,10,11,WarpInstructionLevel能夠許多指令的執(zhí)SIMTMemoryAccess（SIMT在不同線(xiàn)程內(nèi)的相同指令利用線(xiàn)程id來(lái)索引和不同的數(shù)據(jù)元TraditionalSIMDSIMD內(nèi)可編程模型（沒(méi)有額外的線(xiàn)程，SW需要知道矢量的長(zhǎng)度ISA包含矢量/SIMDWarp-basedSIMDSIMDISASIMDSPMDwarp-basedSIMD每個(gè)線(xiàn)有額外的控制流指ControlFlowProbleminGPUSIMD線(xiàn)程進(jìn)入分支的不同執(zhí)行路徑時(shí)，分支發(fā)FormnewwarpstoVLIW(VeryLongInstructionVLIWSIMDArrayProcessingvs.VLIWVLIWcycleN重新編譯所需的寬度(N),執(zhí)行指令延遲、功能單元變化(與量體系結(jié)構(gòu)處理思想：通過(guò)兩個(gè)獨(dú)立地指令流把操作數(shù)的和執(zhí)行分離開(kāi)，這兩個(gè)指令流可以通過(guò)執(zhí)行流可以在流之前，反之亦A和E目標(biāo)：設(shè)計(jì)一個(gè)具有如下特征的平衡計(jì)算和I/O（）帶PEsPE&PEs之間的數(shù)據(jù)流Pes有l(wèi)ocal，能夠執(zhí)行程Prosand優(yōu)點(diǎn)：的；能提高效率；設(shè)計(jì)簡(jiǎn)單；高并發(fā)性；表現(xiàn)很好缺點(diǎn)：的，適用范圍有限數(shù)據(jù)從電腦中有規(guī)律流出，在這些數(shù)據(jù)返回到器前，會(huì)經(jīng)過(guò)許多處理過(guò)需要/架循環(huán)迭代被劃分成代碼段（步驟VLIW:FindingIndependentSafetyandLegalityinCodeMotion（代碼移動(dòng)處的安全和Twocharacteristicsofspeculativecode安全性：異常是否會(huì)出BBBB’s時(shí)，所有其他的目標(biāo)基本塊應(yīng)該仍然能夠使用操作結(jié)果，destBB的其余資源不應(yīng)該被擾亂BBBB’s時(shí),destBB‘s需要的值不應(yīng)該被破壞，移動(dòng)決不允許traceVLIWexittrace中路的傳輸（sidetrace在調(diào)度后，安排/記下的代碼入來(lái)確保off-tracecode的正確執(zhí)有時(shí)候需要賦值指令若干次以確保在所有的通指令的正確E22List初始化所有指令（準(zhǔn)備完成表示數(shù)據(jù)準(zhǔn)備好并且能夠被調(diào)度在優(yōu)先級(jí)圖點(diǎn)的個(gè)基于重要性的通路VLIWList計(jì)算數(shù)據(jù)準(zhǔn)備表單DRL能夠找到獨(dú)立的指令（在VLIW指令中，更少的NOPs）ProfileCodebloatandadditionalfix-upcodeEffectivenessdependsonthebiasofSuperblock單一的，多出口區(qū)（旁路被清除掉了，不常用的通路并不到常用的通路，使用Superblock比traces有優(yōu)化的機(jī)會(huì)，能夠清除因?yàn)榕月芬鸬腷ookkee如果有個(gè)無(wú)的分支的話(huà)，那么久沒(méi)有單一的頻繁執(zhí)行路Codebloatandadditionalfix-upcodeHyperblocksuperblocks的尺寸缺點(diǎn)：要求使用預(yù)判技術(shù)（這就帶來(lái)了預(yù)測(cè)技術(shù)具有的一系列缺點(diǎn)HyperblockblockselectiontailduplicationBlockStructuredBlocks(>instructions)areatomic(all-or-none)blocksblock的分支轉(zhuǎn)變成為“錯(cuò)誤的操作”，如果錯(cuò)誤的操作的評(píng)估結(jié)果是正確block就會(huì)被丟棄，并且錯(cuò)誤的結(jié)果會(huì)被取到LargeatomicatomicblockCodeblockSuperblockvs.BS-Superblock：?jiǎn)我唬S多出