DSP與單片機(jī)的一種高速通信實(shí)現(xiàn)方案

第頁共頁DSP與單片機(jī)的一種高速通信實(shí)現(xiàn)方案DSP與單片機(jī)的一種高速通信實(shí)現(xiàn)方案摘要：介紹了一種利用雙口RAM實(shí)現(xiàn)DSP與單片機(jī)高速數(shù)據(jù)通信的方法，給出了它們之間的接口電路以及軟件實(shí)現(xiàn)方案。【關(guān)鍵詞】：^p：DSP；雙口RAM；接口電路；數(shù)據(jù)通信1引言數(shù)字信號(hào)處理器〔DSP〕是一種合適于實(shí)現(xiàn)各種數(shù)字信號(hào)處理運(yùn)算的微處理器，具有以下主要構(gòu)造特點(diǎn)：〔1〕采用改良型哈佛〔Harvard〕構(gòu)造，具有獨(dú)立的程序總線和數(shù)據(jù)總線，可同時(shí)訪問指令和數(shù)據(jù)空間，允許實(shí)際在程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器之間進(jìn)展傳輸；〔2〕支持流水線處理，處理器對(duì)每條指令的操作分為取指、譯碼、執(zhí)行等幾個(gè)階段，在某一時(shí)刻同時(shí)對(duì)假設(shè)干條指令進(jìn)展不同階段的處理；〔3〕片內(nèi)含有專門的硬件乘法器，使乘法可以在單周期內(nèi)完成；〔4〕特殊的指令構(gòu)造和尋址方式，滿足數(shù)字信號(hào)處理FFT、卷積等運(yùn)算要求；〔5〕快速的指令周期，可以在每秒鐘內(nèi)處理數(shù)以千萬次乃至數(shù)億次定點(diǎn)或浮點(diǎn)運(yùn)算；〔6〕大多設(shè)置了單獨(dú)的DMA總線及其控制器，可以在根本不影響數(shù)字信號(hào)處理速度的情況下進(jìn)展高速的并行數(shù)據(jù)傳送。由一片DSP加上存儲(chǔ)器、模/數(shù)轉(zhuǎn)換單元和外設(shè)接口就可以構(gòu)成一個(gè)完好的控制系統(tǒng)，但這種方案要到達(dá)高速實(shí)時(shí)控制是不可行的.。因?yàn)橐粋€(gè)實(shí)時(shí)控制系統(tǒng)一般需要完成數(shù)據(jù)采集、模/數(shù)轉(zhuǎn)換、分析計(jì)算、數(shù)/模轉(zhuǎn)換、實(shí)時(shí)過程控制以及顯示等任務(wù)，單靠一片DSP來完成這些工作勢(shì)必會(huì)大大延長(zhǎng)系統(tǒng)對(duì)控制對(duì)象的控制周期，從而影響整個(gè)系統(tǒng)的性能。所以我們添加一個(gè)CPU，負(fù)責(zé)數(shù)據(jù)采集、模/數(shù)轉(zhuǎn)換、過程控制以及人機(jī)接口等任務(wù)，使DSP專注于系統(tǒng)控制算法的實(shí)現(xiàn)，充分利用它的高速數(shù)據(jù)處理才能。從性能價(jià)格比的角度出發(fā)，這個(gè)CPU采用8位的51系列單片機(jī)。這時(shí)，兩個(gè)CPU之間的數(shù)據(jù)共享就成了一個(gè)重要的問題。采用雙口RAM〔簡(jiǎn)稱DRAM〕是解決CPU之間的數(shù)據(jù)共享的有效方法。與串行通信相比，采用雙口RAM不僅數(shù)據(jù)傳輸速度高，而且抗干擾性能好。在筆者實(shí)驗(yàn)室研制的電力有濾波器中，選用了TI公司的第三代DSP芯片TMS320C32和51系列單片機(jī)89C52作為控制系統(tǒng)的CPU。兩個(gè)CPU之間通過雙口RAMCY7C133完成數(shù)據(jù)交換。但在實(shí)際使用過程中遇到了89C52與雙口RAM總線寬度不匹配的問題，需要進(jìn)展接口電路的設(shè)計(jì)。2雙口RAMCY7C133的內(nèi)部構(gòu)造和功能CY7C133是CYPRESS公司研制的高速2K×16CMOS雙端口靜態(tài)RAM，具有兩套互相獨(dú)立、完全對(duì)稱的地址總線、數(shù)據(jù)總線和控制總線，采用68腳PLCC封裝形式，最大訪問時(shí)間可以為25/35/55ns。采用主從形式可以方便地將數(shù)據(jù)總線擴(kuò)展成32位或更寬。各引腳的功能如表1所示，內(nèi)部功能框圖如圖1所示。CY7C133允許兩個(gè)CPU同時(shí)讀取任何存儲(chǔ)單元〔包括同時(shí)讀同一地址單元〕，但不允許同時(shí)寫或一讀一寫同一地址單元，否那么就會(huì)發(fā)生錯(cuò)誤。雙口RAM中引入了仲裁邏輯〔忙邏輯〕電路來解決這個(gè)問題：當(dāng)左右兩端口同時(shí)寫入或一讀一寫同一地址單元時(shí)，先穩(wěn)定的地址端口通過仲裁邏輯電路優(yōu)先讀寫，同時(shí)內(nèi)部電路使另一個(gè)端口的信號(hào)有效，并在內(nèi)部制止對(duì)方訪問，直到本端口操作完畢。BUSY信號(hào)可以作為中斷指明本次操作非法。在主從形式中，主芯片的信號(hào)接上拉電阻作為輸出，從芯片的信號(hào)作為寫制止輸入。3DSP、單片機(jī)與雙口RAM之間的接口電路89C52的地址總線寬度為16位，數(shù)據(jù)總線為8位；TMS320C32的數(shù)據(jù)總線寬度為32位，地址總線寬度為24位。而CY7C133的數(shù)據(jù)總線寬度為16位，地