數(shù)字電子電路基礎教程第六章常用集成時序邏輯器件下

序列碼的產(chǎn)生與序列碼的檢測

典型移位型計數(shù)器以MSI為核心的同步時序電路的分析與設計集成計數(shù)器的級聯(lián)、任意模值計數(shù)器集成計數(shù)器

集成寄存器本章主要內(nèi)容當前1頁，總共86頁。計數(shù)器的功能及用途計數(shù)器的主要功能是累計輸入脈沖的數(shù)目。它可以用來計數(shù)，分頻，此外還可以對系統(tǒng)定時，順序控制等操作。6.5.1集成計數(shù)器當前2頁，總共86頁。計數(shù)器的分類按時鐘控制方式分類：異步，同步計數(shù)器。按計數(shù)功能分類：加法計數(shù)，減法計數(shù)和可逆計數(shù)三大類。6.5.1集成計數(shù)器當前3頁，總共86頁。按數(shù)制分類SYN名稱模值狀態(tài)編碼方式/無多余狀態(tài),能自啟動二進制計數(shù)器十進制計數(shù)器任意進制計數(shù)器環(huán)形計數(shù)器扭環(huán)形計數(shù)器M=2nM=10M＜2nM=nM=2n二進制碼BCD碼多種方式/自啟動情況6個多余狀態(tài)2n-M個多余狀態(tài)2n-n個多余狀態(tài)2n-2n個多余狀態(tài)檢查多余狀態(tài)注意:n表示觸發(fā)器的個數(shù)當前4頁，總共86頁。一、同步二進制計數(shù)器7416174161邏輯符號QAQBQCQDPCPABCD74161TCrLDOC(MSB)74161是同步加1計數(shù)器，具有同步置數(shù)和異步清零的功能。計數(shù)范圍從0000到1111循環(huán).當前5頁，總共86頁。74161電路圖當前6頁，總共86頁。⑤計數(shù)脈沖輸入端CP:

上升沿有效控制端QAQBQCQDPCPABCD74161TCrLDOC(MSB)②同步預置端

LD:低電平有效③計數(shù)允許控制端P、T:高電平有效④置數(shù)輸入端A、B、C、D:CP上升沿置數(shù)有效①異步清0端

Cr:低電平有效與CP無關(guān)計數(shù)器輸出端QD

為最高位進位輸出端Oc當前7頁，總共86頁。74161功能表OC=QDQCQBQAT

當前8頁，總共86頁。二、同步十進制計數(shù)器7416074160是同步十進制加1計數(shù)器，具有同步置數(shù)和異步清零的功能,控制信號與74161相同.計數(shù)范圍從0000到1001循環(huán).74160aQaQbQcQdCPOcCrLDTPbcd74160邏輯符號Oc=QdQcQbQaT當前9頁，總共86頁。1、同步級聯(lián)QAQBQCQDQ0Q1Q2Q3Oc1P1T174161(1)QAQBQCQDQ4Q5Q6Q7Oc2P2T211CP74161(2)CPCP三.集成計數(shù)器的級聯(lián)

工作過程:CpQ3Q2Q1Q0T2=Oc1Q7Q6Q5Q40000000000001000001↑……000001110000001111100000000000012↑15↑16↑OC=QDQCQBQAT

當前10頁，總共86頁。2、異步級聯(lián)工作過程:0000100000001100001↑……10000111010000111100000000012↑15↑16↑CpQ3Q2Q1Q0CP2=Oc1Q7Q6Q5Q40001OC=QDQCQBQAT

當前11頁，總共86頁。四.任意模值計數(shù)器00011001輸入輸出CPCrLDPTDCBAQDQCQBQA×0×××××××0000××10××dcbadcba1111110111×0××××××××××××加１計數(shù)保持保持Oc=074161功能表00000010001101000101011001111000101010111100110111101111異步清零同步置數(shù)當前12頁，總共86頁。

也可以使用中間任意M個狀態(tài)作有效狀態(tài)

同步置0法（前M個狀態(tài)作為有效狀態(tài)）

異步清0法

Oc置數(shù)法（后M個狀態(tài)作為有效狀態(tài)）四.任意模值計數(shù)器當前13頁，總共86頁。例：用74161實現(xiàn)模M=7計數(shù)器。1.異步清0法10000100110000101010011011100000QaQbQcQdCr=0過渡狀態(tài)1Cr=M中的“1”與非當前14頁，總共86頁。異步清零的時序波形：Cp123456789QaQbQc當前15頁，總共86頁。2.同步置0或置數(shù)法QdQcQbQa0000000100100011010001010110LD=0例：用74161實現(xiàn)模M=7計數(shù)器。QdQcQbQa0001000100100011010001010111LD=0計數(shù)狀態(tài)表1計數(shù)狀態(tài)表2當前16頁，總共86頁。M=計數(shù)終值-計數(shù)初值+1計數(shù)器模值(M)的確定QdQcQbQa0000000100100011010001010110計數(shù)狀態(tài)表1計數(shù)終值110LD=計數(shù)終值中的“1”與非計數(shù)初值000當前17頁，總共86頁。M=24-DQdQcQbQa1001101010111100110111101111例：用74161實現(xiàn)模M=7計數(shù)器。LD=0計數(shù)終值=24-1計數(shù)初值DM=計數(shù)終值-計數(shù)初值+1Oc=QdQcQbQaTM=2n-D3.Oc置數(shù)法當前18頁，總共86頁。例：分析以下計數(shù)器的計數(shù)模值M=?M=計數(shù)終值-計數(shù)初值+1M=(1000-0010+1)2=710M=(1111-1001+1)2=710M=2n-D=24-9=7當前19頁，總共86頁。大模計數(shù)器實現(xiàn)方法①大模分解法②整體置數(shù)法③Oc整體置數(shù)法當前20頁，總共86頁。例：用74161實現(xiàn)模60計數(shù)器①大模分解法QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP=10×6=M1×M2M1=2n-D=24-10=6M2=2n-D=24-6=1060=6×10當前21頁，總共86頁。②整體置數(shù)法M(60)=計數(shù)終值(59)-計數(shù)初值(0)+159=(111011)2LD=QB’QA’QD

QBQA當前22頁，總共86頁。③Oc整體置數(shù)法M=計數(shù)終值-計數(shù)初值+1M=2n-D60=28-DD=28-60=196=(11000100)2LD=Oc當前23頁，總共86頁。模M計數(shù)器=M倍分頻器計數(shù)器與分頻器的關(guān)系0時鐘頻率fcp輸出頻率fo=fcp/7當前24頁，總共86頁。

【例】圖6.5.11為可編程分頻器，試分別求出M=100和M=200時的預置值；若I7~I0=01101000，試求M值。

圖6.5.11可編程分頻器當前25頁，總共86頁。解：該電路為同步置數(shù)加法計數(shù)器，最大計數(shù)值N=256。根據(jù)預置值=N-M，可求得：①當M=(100)10時，預置值D′C′B′A′DCBA=256-100=156=10011100B；當M=(200)10時，預置值D′C′B′A′DCBA=256-200=56=00111000B。②當I7~I0=01101000時，

M=11111111-01101000+1=(10011000)2=152。當前26頁，總共86頁。28

（1）74161級聯(lián)時是否加反相器（2）關(guān)于74160芯片的級聯(lián)復習當前27頁，總共86頁。29

（1）74161級聯(lián)時是否加反相器

QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP1）異步級聯(lián)時要加反相器，保證計數(shù)狀態(tài)的翻轉(zhuǎn)時刻的正確；2）注意看74161的時序。當前28頁，總共86頁。30

（1）74161級聯(lián)時是否加反相器

1）同步級聯(lián)時不加反相器，即可保證計數(shù)狀態(tài)的翻轉(zhuǎn)正確；2）Oc相對于CP具有一點延時，保證高位片計數(shù)正確。注意看74161的時序Oc。當前29頁，總共86頁。31

（2）74160的級聯(lián)

1）大模分解形成的異步級聯(lián)2）同步整體置0法3）同步整體置數(shù)法4）同步Oc置數(shù)發(fā)74160與74161方法相同

當前30頁，總共86頁。32

1）大模分解異步級聯(lián)

異步級聯(lián)時與74161完全一樣上述電路完成計數(shù)模值M=10×4=40

當前31頁，總共86頁。33

2）同步整體置0

設計M=40的計數(shù)器：40=X－0+1X=39當前32頁，總共86頁。103

3）同步整體置數(shù)法

設計M=40的計數(shù)器：40=X－45+1X=84當前33頁，總共86頁。103

4）同步Oc置數(shù)法

設計M=40的計數(shù)器：40=99－X+1X=60當前34頁，總共86頁。103寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。6.5.2集成寄存器和移位寄存器當前35頁，總共86頁。1.二拍接收四位數(shù)據(jù)寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)脈沖接收脈沖(CP)104當前36頁，總共86頁。2.移位寄存器所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。

105當前37頁，總共86頁。移位寄存器的分類：根據(jù)移位方向，常分成左移寄存器、右移寄存器和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)106當前38頁，總共86頁。Q3CPQ2FF2DFF3DFF1DQ1R0單向移位寄存器舉例FF0DQ0RiQ0Q1Q2Q3RD清01.單向右移。2.串入并出或串入串出107當前39頁，總共86頁。根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為如下四種電路：

串行輸入－串行輸出

串行輸入－并行輸出

并行輸入－串行輸出

并行輸入－并行輸出移位寄存器的分類：108當前40頁，總共86頁。FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出109當前41頁，總共86頁。QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOAD移位脈沖CP0串行輸出數(shù)據(jù)預置

3210存數(shù)脈沖清零脈沖SD四位并入串出的左移寄存器110單向移位寄存器舉例

設A3A2A1A0

＝1011，在存數(shù)脈沖作用下，并行輸入數(shù)據(jù)，使Q3Q2Q1Q0

＝1011。當前42頁，總共86頁。D0

＝0D1

＝Q0D2

＝Q1D3

＝Q2101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0并入初態(tài)Q3Q2Q1Q0

＝1011Q3Q2D1Q0D0移位脈沖CP0串行輸出D2D3Q2Q3Q1Q0Q1左移過程111當前43頁，總共86頁。構(gòu)成原理：既能左移又能右移。給移位寄存器設置一個控制端如S，令S＝0時左移；S＝1時右移即可。集成組件74LS194就是這樣的多功能移位寄存器。

雙向移位寄存器112當前44頁，總共86頁。74194電路結(jié)構(gòu)當前45頁，總共86頁。四位雙向移位寄存器74194

74194邏輯符號D0～D3：并行數(shù)碼輸入端。

Cr：異步清0端，低電平有效。SR、SL：右移、左移串行數(shù)碼輸入端。S1、S0：工作方式控制端。74194Q0Q1Q2Q3CrSLS0CPD0S1D1D2D3SR當前46頁，總共86頁。0111100011011直接清零保持右移(從Q0向右移動)左移(從Q3向左移動)并行同步置數(shù)CLRCPS1

S0Q的功能

74LS194簡化功能表114當前47頁，總共86頁。74194詳細功能表CrS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30000000001111101111aabcdbcd×××××××××××××××××××××××××SR××××SL×××××××SRQ2Q0Q1Q1Q2Q3SL保持保持當前48頁，總共86頁。VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行輸入左移串行輸入并行輸入工作方式控制113當前49頁，總共86頁。2.74LS194的應用例:7位串入/并出轉(zhuǎn)換電路。SrSr（1）實現(xiàn)串并、并串轉(zhuǎn)換（不講）當前50頁，總共86頁。例:7位并入/串出轉(zhuǎn)換電路。當前51頁，總共86頁。組合電路

移位寄存器Q0Q1Q2…Qm-1SRf一般移位型計數(shù)器的實現(xiàn)框圖m為移位寄存器的位數(shù)（２）移位寄存器構(gòu)成移位型計數(shù)器1當前52頁，總共86頁。彩燈循環(huán)亮10100100000010010有效循環(huán)狀態(tài)轉(zhuǎn)移圖m為移位寄存器的位數(shù)這樣的電路存在什么問題呢?1）移位寄存器構(gòu)成環(huán)型計數(shù)器當前53頁，總共86頁。10010010010000001有效循環(huán)狀態(tài)圖011110111101111000111001110001100101101000001111電路不能自啟動!無效循環(huán)狀態(tài)圖當前54頁，總共86頁。具有自啟動的環(huán)形計數(shù)器

110000000100110111101000101000010001101010111111101101100101011100000當前55頁，總共86頁。1.狀態(tài)組合中只有一個1或0，無需再譯碼；2.最大的模值Mmax

=m3.觸發(fā)器很浪費環(huán)形計數(shù)器的特點：當前56頁，總共86頁。扭環(huán)計數(shù)器00001000110011100111001100011111010010101101011001010010100110111012）移位寄存器構(gòu)成扭環(huán)計數(shù)器當前57頁，總共86頁。0000100011001110000100110111111101001010110101101001001001011011有效狀態(tài)1001101111011111扭環(huán)計數(shù)器的自啟動問題當前58頁，總共86頁。1.最大的模值Mmax

=2m2.相鄰狀態(tài)僅一位代碼不同，屬于格雷碼3.觸發(fā)器有些浪費扭環(huán)計數(shù)器的特點：當前59頁，總共86頁。用74LS194構(gòu)成的7分頻電路M=2n-1當前60頁，總共86頁。6.5.3序列信號的產(chǎn)生當前61頁，總共86頁。序列信號發(fā)生器:能夠循環(huán)產(chǎn)生一組或多組序列信號的時序電路。周期序列信號:110101110101…110101

110101序列信號的長度M=6

時序電路需要記憶的獨立狀態(tài)也是6個當前62頁，總共86頁。1.計數(shù)器法2.反饋移位法中規(guī)模集成電路設計序列發(fā)生器的方法當前63頁，總共86頁。③畫出邏輯電路圖。1.計數(shù)型序列碼發(fā)生器組合輸出電路模M計數(shù)器Q1Q2QnCP…Z1Z2Zm實現(xiàn)邏輯框圖:實現(xiàn)步驟:①根據(jù)序列信號長度M，設計模M計數(shù)器，狀態(tài)自定;②按計數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系和序列碼的要求設計組合輸出電路;當前64頁，總共86頁。例：設計一個能同時產(chǎn)生兩組序列碼的雙序列碼發(fā)生器，要求兩組序列碼分別為：Z1－110101，Z2－010110。解：⑴根據(jù)序列確定計數(shù)器的模值M=6(2)確定計數(shù)器的M個計數(shù)狀態(tài)001010011100101110選74161計數(shù)器當前65頁，總共86頁。(3)列出組合輸出電路的真值表

Z1－110101，Z2－010110

(4)用3-8譯碼器和與非門實現(xiàn)組合電路QCQBQAZ1Z2

0011

0

0101

1

0110

0

1001

1

1010

1

1101

0

Z1=∑(1,2,4,6)

Z2=∑(2,4,5)

當前66頁，總共86頁。(5)畫邏輯電路圖Z1=∑(1,2,4,6)Z2=∑(2,4,5)

QCQBQAZ1Z2

0011

0

0101

1

0110

0

1001

1

1010

1

1101

0

當前67頁，總共86頁。⑴用74LS194設計一個能自啟動的模6扭環(huán)計數(shù)器選74194實現(xiàn)計數(shù)器⑵列出組合輸出電路的真值表Z1=∑(0,1,4,7)Z2=∑(3,4,7)Z1－110101，Z2－010110

當前68頁，總共86頁。

⑶用3-8譯碼器和與非門實現(xiàn)組合電路

Z1=∑(0,1,4,7)Z2=∑(3,4,7)當前69頁，總共86頁。2.反饋移位型序列信號發(fā)生器特點：從移存器的任一Q端都可以得到周期性的序列碼當前70頁，總共86頁。Q0Q1Q2Q3SL100110110101011100110111111110例：設計一個產(chǎn)生100111序列的反饋移位型序列信號發(fā)生器。Q0Q1Q2Q3SR111100111111010111010110011100右移：左移：當前71頁，總共86頁。按左移處理：

列移存器的態(tài)序表和反饋函數(shù)表100100110111111111101100××1××××1110×××0×0001111000011110Q0Q1Q2Q3SLQ0Q1Q2Q3SL100110110101011100110111111110當前72頁，總共86頁。檢查自啟動性能？求出反饋函數(shù)SL××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL10100100100100110010010111001110主01111111000000011000101101101101當前73頁，總共86頁。101001001001001101101100主0001011100100000100011111110101111010101××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL再檢查自啟動性能？當前74頁，總共86頁。反饋網(wǎng)絡采用SSI門畫邏輯電路74194Q0Q1Q2Q3S1S0SL10＆＆1CPSLZCP××1××××1110×××0×0001111000011110Q0Q1Q2Q3SLSL=Q2+Q0Q3當前75頁，總共86頁。反饋網(wǎng)絡采用MSI器件用4選1器件實現(xiàn)SLQ2Q0Q30001111001SLQ2Q00101SLSL=Q2+Q0Q3當前76頁，總共86頁。74LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZY14選1MUX0Q0Q2--A1A0

D0=D2=1D1=Q3D3=0畫邏輯電路當前77頁，總共86頁。例:給定元器件74161計數(shù)器一個，8選1數(shù)選器一個，SSI門電路若干。利用給定元器件試設計一個能產(chǎn)生如圖所示輸出波形的電路,并畫出電路圖。123456789101112131415UiU01U02當前78頁，總共86頁。設計分解123456789101112131415UiU01U02(1)U01輸出波形是:每來7個Ui輸入脈沖輸出

一個脈沖,即U01是Ui輸入脈沖的7分頻;(2)U02波形可認為是0100110序列碼;(3)設計一個模7計數(shù)器,列出