數(shù)字電路基礎(chǔ)模數(shù)與數(shù)模轉(zhuǎn)換器詳解演示文稿

數(shù)字電路基礎(chǔ)模數(shù)與數(shù)模轉(zhuǎn)換器詳解演示文稿當(dāng)前1頁，總共39頁。（優(yōu)選）數(shù)字電路基礎(chǔ)模數(shù)與數(shù)模轉(zhuǎn)換器當(dāng)前2頁，總共39頁。A/D

轉(zhuǎn)換器

D/A

轉(zhuǎn)換器

模擬

控制器

工業(yè)生產(chǎn)過程控制對象

模

擬

傳感器

ADC和DAC已成為計算機系統(tǒng)中不可缺少的接口電路。將溫度、壓力、流量、應(yīng)力等物理量轉(zhuǎn)換為模擬電量計算機進行數(shù)字處理（如計算、濾波）、保存等用模擬量作為控制信號數(shù)字控制

計算機概述當(dāng)前3頁，總共39頁。當(dāng)前4頁，總共39頁。9.1D/A轉(zhuǎn)換器9.1.1D/A轉(zhuǎn)換的基本原理9.1.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器9.1.4D/A轉(zhuǎn)換器的輸出方式9.1.3權(quán)電流D/A轉(zhuǎn)換器9.1.5D/A轉(zhuǎn)換器的技術(shù)指標9.1.6D/A轉(zhuǎn)換器的應(yīng)用當(dāng)前5頁，總共39頁。將數(shù)字量轉(zhuǎn)換為與之成正比模擬量。n位數(shù)字量1.概述DAC9.1D/A轉(zhuǎn)換器模擬量1、數(shù)

/

模轉(zhuǎn)換器:A

=KDO=–KNB

當(dāng)前6頁，總共39頁。

數(shù)字量是用代碼按數(shù)位組合而成的，對于有權(quán)碼，每位代碼都有一定的權(quán)值，如能將每一位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后，將這些模擬量相加，即可得到與數(shù)字量成正比的模擬量，從而實現(xiàn)數(shù)字量--模擬量的轉(zhuǎn)換。①實現(xiàn)D/A轉(zhuǎn)換的基本思想

ND＝b4×24＋b3×23＋b2×22＋b1×21＋b0×20

＝1×24＋1×23＋0×22＋0×21＋1×20將二進制數(shù)ND＝(11001)B轉(zhuǎn)換為十進制數(shù)。9.1.1D/A轉(zhuǎn)換的基本原理當(dāng)前7頁，總共39頁。②

D/A轉(zhuǎn)換器的組成:DAC的數(shù)字數(shù)據(jù)可以并行輸入也可串行輸入

用存放在數(shù)字寄存器中的數(shù)字量的各位數(shù)碼

由輸入數(shù)字量控制

產(chǎn)生權(quán)電流

將權(quán)電流相加產(chǎn)生與輸入成正比的模擬電壓當(dāng)前8頁，總共39頁。③實現(xiàn)D/A轉(zhuǎn)換的原理電路

，，,

當(dāng)前9頁，總共39頁。④D/A轉(zhuǎn)換器的分類:按解碼網(wǎng)絡(luò)結(jié)構(gòu)分類

T型電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC權(quán)電流DAC

權(quán)電阻網(wǎng)絡(luò)DAC

按模擬電子開關(guān)電路分類

CMOS開關(guān)型DAC雙極型開關(guān)型DAC

電流開關(guān)型DAC

ECL電流開關(guān)型DAC

D/A轉(zhuǎn)

換

器當(dāng)前10頁，總共39頁。9.1.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器Di=0,Si則將電阻2R接地Di=1,Si接運算放大器反相端，電流Ii流入求和電路

電阻網(wǎng)絡(luò)模擬電子開關(guān)求和運算放大器輸出模擬電壓輸入4位二進制數(shù)根據(jù)運放線性運用時虛地的概念可知，無論模擬開關(guān)Si處于何種位置，與Si相連的2R電阻將接“地”或虛地。1、4位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器基準電壓當(dāng)前11頁，總共39頁。D/A轉(zhuǎn)換器的倒T形電阻網(wǎng)絡(luò)基準電源VREF提供的總電流為：I=？流過各開關(guān)支路的電流：I3=？I2=？I1=？I0=？I/4I/8I/16RRRRI/2I/4I/8I/16I/2I3I2I1I0流入每個2R電阻的電流從高位到低位按2的整數(shù)倍遞減。I3=VREF/2RI2=VREF/4RI1=VREF/8RI0=VREF/16R當(dāng)前12頁，總共39頁。流入運放的總電流：

i＝I0+I1+I2+I3輸出模擬電壓：當(dāng)前13頁，總共39頁。4位倒T形電阻網(wǎng)絡(luò)DAC的輸出模擬電壓：

n位倒T形電阻網(wǎng)絡(luò)DAC有：

令：則O=–KNB

在電路中輸入的每一個二進制數(shù)NB，均能得到與之成正比的模擬電壓輸出。當(dāng)前14頁，總共39頁。AD7533D/A轉(zhuǎn)換器使用:1)要外接運放，2)運放的反饋電阻可使用內(nèi)部電阻，也可采用外接電阻）2.集成D/A轉(zhuǎn)換器10位CMOS電流開關(guān)型D/A轉(zhuǎn)換器當(dāng)前15頁，總共39頁。關(guān)于D/A轉(zhuǎn)換器精度的討論(1)基準電壓穩(wěn)定性好；(2)倒T形電阻網(wǎng)絡(luò)中R和2R電阻比值的精度要高；(4)為實現(xiàn)電流從高位到低位按2的整數(shù)倍遞減，模擬開關(guān)的導(dǎo)通電阻也相應(yīng)地按2的整數(shù)倍遞增。為進一步提高D/A轉(zhuǎn)換器的精度，可采用權(quán)電流型D/A轉(zhuǎn)換器。

為提高D/A轉(zhuǎn)換器的精度，對電路參數(shù)的要求：

(3)每個模擬開關(guān)的開關(guān)電壓降要相等當(dāng)前16頁，總共39頁。Di=1時，開關(guān)Si接運放的反相端;

Di=0時，開關(guān)Si接地。9.1.3權(quán)電流D/A轉(zhuǎn)換器1.4位權(quán)電流D/A轉(zhuǎn)換器當(dāng)前17頁，總共39頁。在恒流源電路中，各支路權(quán)電流的大小均不受開關(guān)導(dǎo)通電阻和壓降的影響，這樣降低了對開關(guān)電路的要求，提高了轉(zhuǎn)換精度。當(dāng)前18頁，總共39頁。實際的權(quán)電流D/A轉(zhuǎn)換器電路電壓恒定各BJT的發(fā)射結(jié)電壓相等基準電流產(chǎn)生電路++-當(dāng)前19頁，總共39頁。9.1.4D/A轉(zhuǎn)換器的輸出方式8位D/A轉(zhuǎn)換器在雙極性輸出時的輸入/輸出關(guān)系0000000010000000……111111100000000110000001……11111111模擬量數(shù)字量MSB

LSB當(dāng)前20頁，總共39頁。

當(dāng)前21頁，總共39頁。9.1.5D/A轉(zhuǎn)換器的主要技術(shù)指標分辨率：其定義為D/A轉(zhuǎn)換器模擬輸出電壓可能被分離的等級數(shù)。n位DAC最多有2n個模擬輸出電壓。位數(shù)越多D/A轉(zhuǎn)換器的分辨率越高。分辨率也可以用能分辨的最小輸出電壓與最大輸出電壓之比給出。n位D/A轉(zhuǎn)換器的分辨率可表示為1、分辨率當(dāng)前22頁，總共39頁。2、轉(zhuǎn)換精度：轉(zhuǎn)換精度是指對給定的數(shù)字量，D/A轉(zhuǎn)換器實際值與理論值之間的最大偏差。產(chǎn)生原因：由于D/A轉(zhuǎn)換器中各元件參數(shù)值存在誤差，如基準電壓不夠穩(wěn)定或運算放大器的零漂等各種因素的影響。幾種轉(zhuǎn)換誤差：有如比例系數(shù)誤差、失調(diào)誤差和非線性誤差等3、轉(zhuǎn)換速度：4、溫度系數(shù)：當(dāng)前23頁，總共39頁。9.1.6集成D/A轉(zhuǎn)換器的應(yīng)用(1)數(shù)字式可編程增益控制電路

D2

D7

uO

D0

D1

2R

2R

2R

2R

R

R

R

D8

D9

R

R

R

uI

2R

2R

2R

-

+

RF

IOUT1

IOUT2

VREF

當(dāng)前24頁，總共39頁。

D2

D7

uOD0

D1

2R

2R

2R

2R

R

R

R

D8

D9

R

R

R

uI2R

2R

2R

-

+

RF

IOUT1

IOUT2

VREF

uO

-

+

R

uIOUT2I

IOUT1

倒T形電阻網(wǎng)絡(luò)OVIAuu=Iout1＝

I0+I1+I2+…I9根據(jù)虛斷有:當(dāng)前25頁，總共39頁。(2)

脈沖波產(chǎn)生電路74163具同步清零功能74163和與非門構(gòu)成十進制計數(shù)器：0000~1001當(dāng)前26頁，總共39頁。9.3A/D轉(zhuǎn)換器9.3.1A/D轉(zhuǎn)換器的基本原理9.3.2A/D轉(zhuǎn)換器的構(gòu)成9.3.3集成A/D轉(zhuǎn)換器及其應(yīng)用當(dāng)前27頁，總共39頁。9.3.1A/D轉(zhuǎn)換器的基本原理模擬電子開關(guān)S在采樣脈沖CPS的控制下重復(fù)接通、斷開的過程。S接通時，ui(t)對C充電，為采樣過程；S斷開時，C上的電壓保持不變，為保持過程。在保持過程中，采樣的模擬電壓經(jīng)數(shù)字化編碼電路轉(zhuǎn)換成一組n位的二進制數(shù)輸出。當(dāng)前28頁，總共39頁。t0時刻S閉合，CH被迅速充電，電路處于采樣階段。由于兩個放大器的增益都為1，因此這一階段uo跟隨ui變化，即uo＝ui。t1時刻采樣階段結(jié)束，S斷開，電路處于保持階段。若A2的輸入阻抗為無窮大，S為理想開關(guān)，則CH沒有放電回路，兩端保持充電時的最終電壓值不變，從而保證電路輸出端的電壓uo維持不變。當(dāng)前29頁，總共39頁。3.量化與編碼

要實現(xiàn)A/D轉(zhuǎn)換,還必須將取樣-保持電路的輸出表示為最小數(shù)單位的整數(shù)倍。將數(shù)字連續(xù)的模擬量轉(zhuǎn)換為數(shù)字量的過程稱為量化。量化的方法，一般有舍尾取整法和四舍五入法。A/D轉(zhuǎn)換一般要經(jīng)過取樣、保持和量化、編碼幾個過程。當(dāng)前30頁，總共39頁。（1）分辨率A/D轉(zhuǎn)換器的分辨率用輸出二進制數(shù)的位數(shù)表示，位數(shù)越多，誤差越小，轉(zhuǎn)換精度越高。例如，輸入模擬電壓的變化范圍為0～5V，輸出8位二進制數(shù)可以分辨的最小模擬電壓為5V×2－8＝20mV；而輸出12位二進制數(shù)可以分辨的最小模擬電壓為5V×2－12≈1.22mV。（2）相對精度在理想情況下，所有的轉(zhuǎn)換點應(yīng)當(dāng)在一條直線上。相對精度是指實際的各個轉(zhuǎn)換點偏離理想特性的誤差。（3）轉(zhuǎn)換速度轉(zhuǎn)換速度是指完成一次轉(zhuǎn)換所需的時間。轉(zhuǎn)換時間是指從接到轉(zhuǎn)換控制信號開始，到輸出端得到穩(wěn)定的數(shù)字輸出信號所經(jīng)過的這段時間。當(dāng)前31頁，總共39頁。0≤ui＜VREF/15時，7個比較器輸出全為0，CP到來后，7個觸發(fā)器都置0。經(jīng)編碼器編碼后輸出的二進制代碼為d2d1d0＝000。VREF/15≤ui＜3VREF/15時，7個比較器中只有C1輸出為1，CP到來后，只有觸發(fā)器FF1置1，其余觸發(fā)器仍為0。經(jīng)編碼器編碼后輸出的二進制代碼為d2d1d0=001。9.3.2A/D轉(zhuǎn)換器的構(gòu)成當(dāng)前32頁，總共39頁。3VREF/15≤ui＜5VREF/15時，比較器C1、C2輸出為1，CP到來后，觸發(fā)器FF1、FF2置1。經(jīng)編碼器編碼后輸出的二進制代碼為d2d1d0＝010。5VREF/15≤ui＜7VREF/15時，比較器C1、C2、C3輸出為1，CP到來后，觸發(fā)器FF1、FF2、FF3置1。經(jīng)編碼器編碼后輸出的二進制代碼為d2d1d0=011。依此類推，可以列出ui為不同等級時寄存器的狀態(tài)及相應(yīng)的輸出二進制數(shù)。當(dāng)前33頁，總共39頁。當(dāng)前34頁，總共39頁。轉(zhuǎn)換開始前先將所有寄存器清零。開始轉(zhuǎn)換以后，時鐘脈沖首先將寄存器最高位置成1，使輸出數(shù)字為100…0。這個數(shù)碼被D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬電壓uo，送到比較器中與ui進行比較。若ui＞uo，說明數(shù)字過大了，故將最高位的1清除；若ui＜uo，說明數(shù)字還不夠大，應(yīng)將這一位保留。然后，再按同樣的方式將次高位置成1，并且經(jīng)過比較以后確定這個1是否應(yīng)該保留。這樣逐位比較下去，一直到最低位為止。比較完畢后，寄存器中的狀態(tài)就是所要求的數(shù)字量輸出。原理框圖基本原理當(dāng)前35頁，總共39頁。3位逐次逼近型A/D轉(zhuǎn)換器當(dāng)前36頁，總共39頁。轉(zhuǎn)換開始前，先使Q1=Q2=Q3=Q4=0，Q5=1，第一個CP到來后，Q1=1，Q2=Q3=Q4=Q5=0，于是FFA被置1，F(xiàn)FB和FFC被置0。這時加到D/A轉(zhuǎn)換器輸入端的代碼為100，并在D/A轉(zhuǎn)換器的輸出端得到相應(yīng)的模擬電壓輸出uo。uo和ui在比較器中比較，當(dāng)若ui＜uo時，比較器輸出uc=1；當(dāng)ui≥uo時，uc=0。第二個CP到來后，環(huán)形計數(shù)器右移一位，變成Q2=1，Q1=Q3=Q4=Q5=0，這時門G1打開，若原來uc=1，則FFA被置0，若原來uc=0，則FFA的1狀態(tài)保留。與此同時，Q2的高電平將FFB置1。第三個CP到來后，環(huán)形計數(shù)器又右移一位，一方面將FFC置1，同時將門G2打開，并根據(jù)比較器的輸出決定FFB的1狀態(tài)是否應(yīng)該保留。第四個CP到來后，環(huán)形計數(shù)器Q4=1，Q1=Q2=Q3=Q5=0，門G3打開，根據(jù)比較器的輸出