集成電路設(shè)計(jì)答案-王志功版

-----WORD格式--可編輯--專業(yè)資料----- 第一章.按規(guī)模劃分，集成電路的發(fā)展已經(jīng)經(jīng)歷了哪幾代？它的發(fā)展遵循了一條業(yè)界著名的定律，請(qǐng)說出是什么定律？晶體管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律.什么是無生產(chǎn)線集成電路設(shè)計(jì)？列出無生產(chǎn)線集成電路設(shè)計(jì)的特點(diǎn)和環(huán)境。擁有設(shè)計(jì)人才和技術(shù)，但不擁有生產(chǎn)線。特點(diǎn)：電路設(shè)計(jì)，工藝制造，封裝分立運(yùn)行。環(huán)境：IC產(chǎn)業(yè)生產(chǎn)能力剩余，人們需要更多的功能芯片設(shè)計(jì).多項(xiàng)目晶圓（MPW）技術(shù)的特點(diǎn)是什么？對(duì)發(fā)展集成電路設(shè)計(jì)有什么意義？MPW：把幾到幾十種工藝上兼容的芯片拼裝到一個(gè)宏芯片上，然后以步行的方式排列到一到多個(gè)晶圓上。意義：降低成本。.集成電路設(shè)計(jì)需要哪四個(gè)方面的知識(shí)？系統(tǒng)，電路，工具，工藝方面的知識(shí)第二章.為什么硅材料在集成電路技術(shù)中起著舉足輕重的作用？原材料來源豐富，技術(shù)成熟，硅基產(chǎn)品價(jià)格低廉.GaAs和InP材料各有哪些特點(diǎn)？P10,11.怎樣的條件下金屬與半導(dǎo)體形成歐姆接觸？怎樣的條件下金屬與半導(dǎo)體形成肖特基接觸？接觸區(qū)半導(dǎo)體重?fù)诫s可實(shí)現(xiàn)歐姆接觸，金屬與摻雜半導(dǎo)體接觸形成肖特基接觸.說出多晶硅在CMOS工藝中的作用。P13.列出你知道的異質(zhì)半導(dǎo)體材料系統(tǒng)。GaAs/AlGaAs,InP/InGaAs,Si/SiGe,.SOI材料是怎樣形成的，有什么特點(diǎn)？SOI絕緣體上硅，可以通過氧隔離或者晶片粘結(jié)技術(shù)完成。特點(diǎn)：電極與襯底之間寄生電容大大減少，器件速度更快，功率更低.肖特基接觸和歐姆型接觸各有什么特點(diǎn)？肖特基接觸：阻擋層具有類似PN結(jié)的伏安特性。歐姆型接觸：載流子可以容易地利用量子遂穿效應(yīng)相應(yīng)自由傳輸。.簡述雙極型晶體管和MOS晶體管的工作原理。P19,21第三章.寫出晶體外延的意義，列出三種外延生長方法，并比較各自的優(yōu)缺點(diǎn)。意義:用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層。外延方法:液態(tài)生長，氣相外延生長，金屬有機(jī)物氣相外延生長.寫出掩膜在IC制造過程中的作用，比較整版掩膜和單片掩膜的區(qū)別，列舉三種掩膜的制造方法。P28,29.寫出光刻的作用，光刻有哪兩種曝光方式？ 作用：把掩膜上的圖形轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。曝光方式有接觸與非接觸兩種。.X射線制版和直接電子束直寫技術(shù)替代光刻技術(shù)有什么優(yōu)缺點(diǎn)？X射線（X-ray）具有比可見光短得多的波長，可用來制作更高分辨率的掩膜版。電子束掃描法，，由于高速電子的波長很短，分辨率很高.說出半導(dǎo)體工藝中摻雜的作用，舉出兩種摻雜方法，并比較其優(yōu)缺點(diǎn)。熱擴(kuò)散摻雜和離子注入法。與熱擴(kuò)散相比，離子注入法的優(yōu)點(diǎn)如下：1.摻雜的過程可通過調(diào)整--完整版學(xué)習(xí)資料分享---------WORD格式--可編輯--專業(yè)資料----- 雜質(zhì)劑量與能量來精確控制雜質(zhì)分布。2.可進(jìn)行小劑量的摻雜。3.可進(jìn)行極小深度的摻雜。4.較低的工業(yè)溫度，故光刻膠可用作掩膜。5.可供摻雜的離子種類較多，離子注入法也可用于制作隔離島。缺點(diǎn)：價(jià)格昂貴，大劑量注入時(shí)，半導(dǎo)體晶格會(huì)遭到嚴(yán)重破壞且難以恢復(fù).列出干法和濕法氧化法形成5102的化學(xué)反應(yīng)式。干氧Si+O2-SiO2濕氧Si+2H2O-SiO2+2H2第四章.Si工藝和GaAs工藝都有哪些晶體管結(jié)構(gòu)和電路形式？見表4.1.比較CMOS工藝和GaAs工藝的特點(diǎn)。CMOS工藝技術(shù)成熟，功耗低。GaAs工藝技術(shù)不成熟，工作頻率高。.什么是MOS工藝的特征尺寸？工藝可以實(shí)現(xiàn)的平面結(jié)構(gòu)的最小寬度，通常指最小柵長。.為什么硅柵工藝取代鋁柵工藝成為CMOS工藝的主流技術(shù)？鋁柵工藝缺點(diǎn)是，制造源漏極與制造柵極需要兩次掩膜步驟(MASKSTEP),不容易對(duì)齊。硅柵工藝的優(yōu)點(diǎn)是：自對(duì)準(zhǔn)的，它無需重疊設(shè)計(jì)，減小了電容，提高了速度，增加了電路的穩(wěn)定性。.為什么在柵長相同的情況下NMOS管速度要高于PMOS管？因?yàn)殡娮拥倪w移率大于空穴的遷移率.簡述CMOS工藝的基本工藝流程。P.52.常規(guī)N-WellCMOS工藝需要哪幾層掩膜？每層掩膜分別有什么作用？ P50表4.3第五章.說出MOSFET的基本結(jié)構(gòu)。MOSFET由兩個(gè)PN結(jié)和一個(gè)MOS電容組成。.寫出MOSFET的基本電流方程。M?"[(V—V)V—”2]tox lGSTDS2DS.MOSFET的飽和電流取決于哪些參數(shù)？飽和電流取決于柵極寬度W,柵極長度L,柵-源之間壓降匕『閾值電壓VT,氧化層厚度tOX,氧化層介電常數(shù)自O(shè)X.為什么說MOSFET是平方率器件？因?yàn)镸OSFET的飽和電流具有平方特性.什么是MOSFET的閾值電壓？它受哪些因素影響？閾值電壓就是將柵極下面的Si表面從P型Si變成N型Si所必要的電壓。影響它的因素有4個(gè)：材料的功函數(shù)之差，SiO2層中可以移動(dòng)的正離子的影響，氧化層中固定電荷的影響，界面勢(shì)阱的影響.什么是MOS器件的體效應(yīng)？由于襯底與源端未連接在一起，而引起的閾值電壓的變化叫做體效應(yīng)。.說明L、W對(duì)MOSFET的速度、功耗、驅(qū)動(dòng)能力的影響。P70,71.MOSFET按比例收縮后對(duì)器件特性有什么影響？--完整版學(xué)習(xí)資料分享----

-----WORD格式--可編輯--專業(yè)資料-----，。5不變，器件占用面積減少，提高電路集成度，減少功耗.MOSFET存在哪些二階效應(yīng)？分別是由什么原因引起的？P.70-73溝道長度調(diào)制效應(yīng)，體效應(yīng)，亞閾值效應(yīng).說明MOSFET噪聲的來源、成因及減小的方法。噪聲來源：熱噪聲和閃爍噪聲。熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運(yùn)動(dòng)造成的，可通過增加MOS管的柵寬和偏置電流減少熱噪聲。閃爍噪聲是由溝道處二氧化硅與硅界面上電子的充放電引起的，增加?xùn)砰L柵寬可降低閃爍噪聲。第八章.芯片電容有幾種實(shí)現(xiàn)結(jié)構(gòu)？①利用二極管和三極管的結(jié)電容；②叉指金屬結(jié)構(gòu)；③金屬-絕緣體-金屬(MIM)結(jié)構(gòu)；④多晶硅/金屬-絕緣體-多晶硅結(jié)構(gòu)。.采用半導(dǎo)體材料實(shí)現(xiàn)電阻要注意哪些問題？精度、溫度系數(shù)、寄生參數(shù)、尺寸、承受功耗以及匹配等方面問題3.畫出電阻的高頻等效電路。3.畫出電阻的高頻等效電路。.芯片電感有幾種實(shí)現(xiàn)結(jié)構(gòu)？(1)集總電感集總電感可以有下列兩種形式：①匝線圈；②圓形、方形或其他螺旋形多匝線圈;(2)傳輸線電感.微波集成電路設(shè)計(jì)中，場(chǎng)效應(yīng)晶體管的柵極常常通過一段傳輸線接偏置電壓。試解釋其作用。阻抗匹配6.6.微帶線傳播TEM波的條件是什么？w,h<AD/(40Er1^)7.在芯片上設(shè)計(jì)微帶線時(shí)，如何考慮信號(hào)完整性問題?--完整版學(xué)習(xí)資料分享---------WORD格式--可編輯--專業(yè)資料----- 為了保證模型的精確度和信號(hào)的完整性，需要對(duì)互連線的版圖結(jié)構(gòu)加以約束和進(jìn)行規(guī)整。為了減少信號(hào)或電源引起的損耗以及為了減少芯片面積，大多數(shù)連線應(yīng)該盡量短。應(yīng)注意微帶線的趨膚效應(yīng)和寄生參數(shù)。在長信號(hào)線上，分布電阻電容帶來延遲；而在微帶線長距離并行或不同層導(dǎo)線交叉時(shí)，要考慮相互串?dāng)_問題。8.列出共面波導(dǎo)的特點(diǎn)。CPW的優(yōu)點(diǎn)是：①工藝簡單，費(fèi)用低，因?yàn)樗薪拥鼐€均在上表面而不需接觸孔。在相鄰的CPW之間有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸。比金屬孔有更低的接地電感。低的阻抗和速度色散。CPW的缺點(diǎn)是：①衰減相對(duì)高一些，在50GHz時(shí)，CPW的衰減是0.5dB/mm；③由于厚的介質(zhì)層，導(dǎo)熱能力差，不利于大功率放大器的實(shí)現(xiàn)。第七章.集成電路電路級(jí)模擬的標(biāo)準(zhǔn)工具是什么軟件，能進(jìn)行何種性能分析？集成電路電路級(jí)模擬的標(biāo)準(zhǔn)工具是SPICE可以進(jìn)行：直流工作點(diǎn)分析直流掃描分析小信號(hào)傳輸函數(shù)交流特性分析直流或小信號(hào)交流靈敏度分析噪聲分析瞬態(tài)特性分析傅里葉分析失真分析零極點(diǎn)分析.寫出MOS的SPICE元件輸入格式與模型輸入格式。元件輸入格式：M＜編號(hào)〉〈漏極結(jié)點(diǎn)〉(柵極結(jié)點(diǎn)〉〈源極結(jié)點(diǎn)〉〈襯底結(jié)點(diǎn)〉(模型名稱〉＜寬W＞＜長L＞(＜插指數(shù)M＞)例如：M1outin00nmosW=1.2uL=1.2uM=2模型輸入格式：.Model＜模型名稱＞＜模型類型＞＜模型參數(shù)＞……例如：,MODELNMOSNMOSLEVEL=2LD=0.15UTOX=200.0E-10VTO=0.74KP=8.0E-05+NSUB=5.37E+15GAMMA=0.54PHI=0.6U0=656UEXP=0.157UCRIT=31444+DELTA=2.34VMAX=55261XJ=0.25ULAMBDA=0.037NFS=1E+12NEFF=1.001+NSS=1E+11TPG=1.0RSH=70.00PB=0.58+CGDO=4.3E-10CGSO=4.3E-10CJ=0.0003MJ=0.66CJSW=8.0E-10MJSW=0.24--完整版學(xué)習(xí)資料分享----

-----WORD格式--可編輯--專業(yè)資料.其中，+為SPICE語法，表示續(xù)行。.用SPICE程序仿真出MOS管的輸出特性曲線。.titleCH6-3.include“models.sp”Ml2100nmosw=5ul=1.0uVds205Vgs101.dcvds050.2vgs151.printdcv(2)i(vds).end4.構(gòu)思一個(gè)基本電路如一個(gè)放大器，畫出電路圖，編寫SPICE輸入文件，執(zhí)行分析，觀察結(jié)果。4..titleCH6-4.include“models.sp”.globalvddM1outin00nmosw=5ul=1.0uM2outinvddvddpmosw=5ul=1.0uVccvdd05Vinin0sin(0110G1ps0).trans0.01u4u.printtransv(out).end第八章.說明版圖與電路圖的關(guān)系。版圖（Layout）是集成電路設(shè)計(jì)者將設(shè)計(jì)、模擬和優(yōu)化后的電路轉(zhuǎn)化成為一系列的幾何圖形，它包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)。版圖與電路圖是一一對(duì)應(yīng)的，包括元件對(duì)應(yīng)以及結(jié)點(diǎn)連線對(duì)應(yīng)。.說明版圖層、掩膜層與工序的關(guān)系。集成電路制造廠家根據(jù)版圖中集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)來制造掩膜。根據(jù)復(fù)雜程度，不同工藝需要的一套掩膜可能有幾層到十幾層。一層掩膜對(duì)應(yīng)于一種工藝制造中的一道或數(shù)道工序。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何--完整版學(xué)習(xí)資料分享---------WORD格式--可編輯--專業(yè)資料.圖形尺寸與芯片上物理層尺寸直接相關(guān)。.說明設(shè)計(jì)規(guī)則與工藝制造的關(guān)系。由于器件的物理特性和工藝限制，芯片上物理層的尺寸對(duì)版圖的設(shè)計(jì)有著特定的規(guī)則，這些規(guī)則是各集成電路制造廠家根據(jù)本身的工藝特點(diǎn)和技術(shù)水平而制定的。因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。.設(shè)計(jì)規(guī)則主要包括哪幾種幾何關(guān)系？設(shè)計(jì)規(guī)則主要包括各層的最小寬度、層與層之間的最小間距以及最小交疊等。.給出版圖設(shè)計(jì)中的圖元(Instance)與電路中的元件(Element)概念的區(qū)別。圖元可以是一些不具有電路功能的圖形組合，譬如以圖形組成的字母、圖標(biāo)(Logo)等。.為提高電路性能在版圖設(shè)計(jì)中要注意哪些準(zhǔn)則？(1)匹配設(shè)計(jì)(2)抗干擾設(shè)計(jì)(3)寄生優(yōu)化設(shè)計(jì)(4)可靠性設(shè)計(jì).版圖設(shè)計(jì)中整體布局有哪些注意事項(xiàng)？(1)布局圖應(yīng)盡可能與功能框圖或電路圖一致，然后根據(jù)模塊的面積大小進(jìn)行調(diào)整。(2)設(shè)計(jì)布局圖的一個(gè)重要的任務(wù)是安排焊盤。一個(gè)設(shè)計(jì)好的集成電路應(yīng)該有足夠的焊盤來進(jìn)行信號(hào)的輸入/輸出和連接電源電壓及地線。(3)集成電路必須是可測(cè)的。最后的測(cè)試都是將芯片上的輸入/輸出焊盤和測(cè)試探針或封裝線連接起來。.版圖設(shè)計(jì)中元件布局布線方面有哪些注意事項(xiàng)？(1)金屬連線的寬度是版圖設(shè)計(jì)必須考慮的問題。(2)應(yīng)確保電路中各處電位相同。芯片內(nèi)部的電源線和地線應(yīng)全部連通，對(duì)于襯底應(yīng)該保證良好的接地。(3)對(duì)高頻信號(hào)，盡量減少寄生電容的干擾，對(duì)直流信號(hào)，盡量利用寄生電容來旁路掉直流信號(hào)中的交流成分從而穩(wěn)定直流。(4)對(duì)于電路中較長的走線，要考慮到電阻效應(yīng)。為防止寄生大電阻對(duì)電路性能的影響，電路中盡量不走長線。.簡述用cadence軟件進(jìn)行全定制IC設(shè)計(jì)的流程。I原理圖建庫；建底層單元；電路圖輸入；設(shè)置電路元件屬性；Check&Save；生成symbol；原理圖仿真。II版圖(1) 新建一個(gè)library/cell/view；--完整版學(xué)習(xí)資料分享----

,WORD格式--可編輯--專業(yè)資料.進(jìn)行cell的版圖編輯;版圖驗(yàn)證；寄生提取與后仿真；導(dǎo)出GDSII文件。第九章.小信號(hào)放大器有哪些特點(diǎn)？小信號(hào)放大器工作在小信號(hào)狀態(tài)，提供放大的信號(hào)電流和電壓，需要考慮電路的增益和帶寬等指標(biāo)。.限幅放大器屬于小信號(hào)放大器還是大信號(hào)放大器？大信號(hào)放大器.運(yùn)算放大器有哪些特點(diǎn)和性能指標(biāo)？運(yùn)算放大器是高增益的差動(dòng)放大器，通常工作在閉環(huán)狀態(tài)。其性能指標(biāo)有：增益小信號(hào)帶寬大信號(hào)帶寬輸出擺幅線形度噪聲與失調(diào)電源抑制.說明環(huán)形振蕩器的工作原理，比較環(huán)形RC振蕩器和LC振蕩器的優(yōu)缺點(diǎn)。環(huán)形振蕩器是由若干增益級(jí)首尾相連組成的,是一個(gè)總直流相位偏移180。的N個(gè)增益級(jí)級(jí)聯(lián)于反饋電路