中職 通信技術(shù)基礎（第3版）第4章電子課件

第4章

時序邏輯電路的設計與分析如果一個數(shù)字邏輯電路的穩(wěn)態(tài)輸出，不僅取決于當時輸入信號的狀態(tài)組合，而且還與電路原來輸出狀態(tài)有關(guān)，就稱為時序邏輯電路，簡稱時序電路。時序電路對原輸出狀態(tài)的記憶功能是靠觸發(fā)器實現(xiàn)的，觸發(fā)器是最基本、最簡單的時序邏輯電路。第1節(jié)時序電路的記憶單元——觸發(fā)器觸發(fā)器是具有記憶功能的基本單元，是構(gòu)成時序邏輯電路的主體。在理論上觸發(fā)器應設有兩個互補輸出端：Q、

（實用中可按需要選其中一個），以Q端的狀態(tài)代表觸發(fā)器的狀態(tài)，Q=1為觸發(fā)器的1態(tài)，Q=0為觸發(fā)器的0態(tài)。若兩個輸出端出現(xiàn)同時為1或同時為0的狀態(tài)時，則稱為觸發(fā)器的異常（不確定）狀態(tài)，是不允許出現(xiàn)（應該約束）的狀態(tài)。為表述觸發(fā)器輸出狀態(tài)的時序性變化，常用Qn表示其當前狀態(tài)（現(xiàn)態(tài)），Qn1表示下一個狀態(tài)（次態(tài)）。觸發(fā)器的次態(tài)Qn1由輸入信號和現(xiàn)態(tài)Qn之間的邏輯關(guān)系決定，體現(xiàn)觸發(fā)器的功能。具有確定邏輯功能的觸發(fā)器共有五種，表述觸發(fā)器邏輯功能的表達式稱為觸發(fā)器的特性方程（就是觸發(fā)器的邏輯功能表達式）。表4-1五種觸發(fā)器的邏輯功能表名稱項目R-SDJ-KTT’功能置0√√√置1√√√保持√√√翻轉(zhuǎn)√√√特性方程

（約束式）=D說明：“√”符號表示觸發(fā)器具有該項功能。R-S、D、J-K、T四種觸發(fā)器分別以輸入信號命名，T’觸發(fā)器特殊。一、基本R-S觸發(fā)器

基本R-S觸發(fā)器是結(jié)構(gòu)最簡單的觸發(fā)器，又是構(gòu)成各類觸發(fā)器的基本單元。

觸發(fā)器的記憶原理是把輸出信號引回輸入端，形成信號反饋，使電路中構(gòu)成自鎖定功能。1、輸入信號高電平有效的基本R-S觸發(fā)器

輸入信號高電平有效的基本R-S觸發(fā)器要用或非門構(gòu)成。（1）邏輯真值表和特性方程表4-2高電平有效的基本R-S觸發(fā)器邏輯功能真值表輸入信號輸出信號QnRSQn1000000110100011（不定）100110111100111（不定）圖4-1或非門基本R-S觸發(fā)器邏輯化簡高電平有效觸發(fā)器的特性方程：表達式兩邊同時取反，并把右邊變?yōu)榛蚍墙Y(jié)構(gòu)：約束R、S不能同時為1:圖4-2或非門基本R-S觸發(fā)器電路、標準畫法（3）功能分析R1（有效態(tài)）、S0（無效態(tài)）時，無論觸發(fā)器的現(xiàn)態(tài)Qn為何值，次態(tài)都為0，Qn10，稱為觸發(fā)器置0（也稱復位RESET）。R0（無效態(tài)）、S1（有效態(tài)）時，無論觸發(fā)器的現(xiàn)態(tài)Qn為何值，次態(tài)都為1，Qn11，稱為觸發(fā)器置1（又叫置位SET）。R0，S0（兩信號都無效）時，兩個與非門相互鎖定，保持觸發(fā)器的原來狀態(tài)，Qn1Qn，稱為觸發(fā)器的保持態(tài)。R1，S1（兩個信號都有效）時，兩個與非門輸出都為1，為異常的不定態(tài)。顯然這種情況是不允許出現(xiàn)的，在使用中要注意約束。表4-3或非門結(jié)構(gòu)R-S觸發(fā)器的邏輯功能RS邏輯功能00保持（Qn1=Qn）01置1（Qn1=1）10置0（Qn1=0）11不定態(tài)圖4-3或非結(jié)構(gòu)R-S觸發(fā)器的波形圖圖4-4實際產(chǎn)品CC4044B的單元電路2、輸入信號為低電平有效的基本R-S觸發(fā)器用、、表示觸發(fā)器的兩個低電平有效的輸入信號。

表4-4輸入信號為低電平有效的基本R-S觸發(fā)器的全狀態(tài)真值表輸入信號輸出信號000×001001010110100×101011011111圖4-5與非結(jié)構(gòu)R-S觸發(fā)器的邏輯化簡與非門基本R-S觸發(fā)器的特性方程：+=1為約束表達式，約束、不能同時為0。

應用德·摩根定律把主式變換為與非-與非式：圖4-6與非門結(jié)構(gòu)的基本R-S觸發(fā)器（1）功能分析（有效態(tài)）、（無效態(tài)）時，無論觸發(fā)器的現(xiàn)態(tài)Qn為何值，次態(tài)都為0，Qn10，稱為觸發(fā)器置0（也稱復位RESET）。

（無效態(tài)）、（有效態(tài)）時，無論觸發(fā)器的現(xiàn)態(tài)Qn為何值，次態(tài)都為1，Qn11，稱為觸發(fā)器置1（又叫置位SET）。

、（兩信號都無效）時，兩個與非門相互鎖定，保持觸發(fā)器的原來狀態(tài)，Qn1Qn，稱為觸發(fā)器的保持態(tài)。

、（兩個信號都有效）時，兩個與非門輸出都為1，為異常的不定態(tài)。顯然這種情況是不允許出現(xiàn)的，在使用中要注意約束。

表4-5與非門結(jié)構(gòu)R-S觸發(fā)器的邏輯功能表

邏輯功能00不定態(tài)01置0（Qn1=0）10置1（Qn1=1）11保持（Qn1=Qn）圖4-7與非結(jié)構(gòu)R-S觸發(fā)器的波形圖圖4-874279內(nèi)部結(jié)構(gòu)和引腳分布圖4-94043B的單元電路（a）單元電路

（b）E信號邏輯

（c）引腳信號二、D觸發(fā)器和J-K觸發(fā)器1、D觸發(fā)器D觸發(fā)器的輸入信號只有1個，名稱為D。D觸發(fā)器是用基本R-S觸發(fā)器附加轉(zhuǎn)換邏輯實現(xiàn)的。表4-6D觸發(fā)器邏輯功能表D邏輯功能0置0（Qn1=0）1置1（Qn1=1）圖4-10D觸發(fā)器構(gòu)成及符號D觸發(fā)器的特性方程：2、J-K觸發(fā)器表4-7J-K觸發(fā)器的邏輯功能表JK邏輯功能00保持（Qn1=Qn）01置0（Qn1=0）10置1（Qn1=1）11翻轉(zhuǎn)（

）J-K觸發(fā)器的功能可用D觸發(fā)器轉(zhuǎn)換實現(xiàn)，轉(zhuǎn)換邏輯是:圖4-11D觸發(fā)器轉(zhuǎn)換為J-K觸發(fā)器（a）D轉(zhuǎn)換為J-K（b）J-K觸發(fā)器符號三、同步觸發(fā)器1、同步控制信號

觸發(fā)器的輸入信號直接影響輸出端的狀態(tài)，影響觸發(fā)器的使用。給觸發(fā)器增加時鐘脈沖（CP），用于控制輸入信號對輸出端產(chǎn)生作用的時間（或時刻）。有CP信號的觸發(fā)器叫做同步觸發(fā)器。圖4-12同步D觸發(fā)器結(jié)構(gòu)CP是觸發(fā)器的特殊輸入信號，只控制輸入信號對觸發(fā)器輸出端產(chǎn)生作用的時間（或時刻），不影響觸發(fā)器的邏輯功能。CP信號對觸發(fā)器產(chǎn)生控制作用稱為觸發(fā)。受CP信號控制的輸入信號稱為同步輸入信號。CP信號的控制方式有電平觸發(fā)和邊沿觸發(fā)兩種類型。CP信號線加標“∧”符號表示邊沿觸發(fā)，無此符號為電平觸發(fā)。

電平觸發(fā)又分為高電平觸發(fā)和低電平觸發(fā)（加“○”表示）兩種。

邊沿觸發(fā)也分為上升沿觸發(fā)（正觸發(fā)）和下降沿觸發(fā)（負觸發(fā)，加“○”表示）兩種。上升沿觸發(fā)是觸發(fā)器的狀態(tài)變化發(fā)生在CP信號由低電平上升變?yōu)楦唠娖降臅r刻，在真值表中用↑表示，在波形分析時，把箭頭符號表在CP脈沖上，成為“”狀。下降沿觸發(fā)是觸發(fā)器的狀態(tài)變化發(fā)生在CP信號由高電平下降變?yōu)榈碗娖降臅r刻，在真值表中用↓符號表示，在波形分析時，把箭頭符號表在CP脈沖上，成為“”狀。

實際觸發(fā)器產(chǎn)品的CP信號常以CLK或G命名，并按使用需要設置復位RD（又稱作清除CLR）和置位SD（又稱作預置PR）信號。復位信號RD和置位信號SD不受CP信號控制，稱為直接輸入信號（D腳標表示直接），RD和SD都是低電平有效。2、同步觸發(fā)器的定型產(chǎn)品（1）獨立結(jié)構(gòu)的雙D觸發(fā)器7474和4013圖4-137474的內(nèi)部結(jié)構(gòu)和引腳功能表4-87474的電路功能（CP為高電平觸發(fā)）獨立結(jié)構(gòu)的觸發(fā)器使用靈活，多用于制作異步型時序邏輯電路，關(guān)聯(lián)型結(jié)構(gòu)則用于制作同步電路。CLRPRDCLKQn1010101110↑0111↑1圖4-144013的結(jié)構(gòu)和引腳分布（2）獨立結(jié)構(gòu)的雙J-K觸發(fā)器7476和4027圖4-157476的內(nèi)部結(jié)構(gòu)和引腳功能表4-97476J-K觸發(fā)器功能表CLRPRJKCLKQn1LH0HL1HH00↓QnHH01↓0HH10↓1HH11↓圖4-16J-K觸發(fā)器的波形圖圖4-174027雙J-K觸發(fā)器（3）多端同名輸入的觸發(fā)器圖4-1874110的內(nèi)部結(jié)構(gòu)及引腳功能圖4-194095的內(nèi)部結(jié)構(gòu)及引腳功能3、T觸發(fā)器和T`觸發(fā)器T觸發(fā)器和T`觸發(fā)器是兩種用于制作計數(shù)器的同步觸發(fā)器。實用中的T觸發(fā)器和T`觸發(fā)器都是通過功能轉(zhuǎn)換實現(xiàn)的。（1）T觸發(fā)器T觸發(fā)器的特性方程是：表4-10T觸發(fā)器邏輯功能表TQn+101

保持功能：Qn+1=Qn翻轉(zhuǎn)功能：Qn+1=

圖4-20用J-K觸發(fā)器轉(zhuǎn)換T觸發(fā)器（2）T`觸發(fā)器T`觸發(fā)器是特殊類型，只有翻轉(zhuǎn)功能，并只有一個CP輸入信號，其特性方程為：Qn+1=

圖4-21用D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換T`觸發(fā)器第2節(jié)時序邏輯電路分析一、時序邏輯電路組成1、時序邏輯電路的構(gòu)成方式時序邏輯電路的主體結(jié)構(gòu)是用觸發(fā)器構(gòu)成記憶（存儲）電路，必要時再配備一些組合電路。圖4-22時序電路結(jié)構(gòu)示意圖

按時序電路中觸發(fā)器的動作特點，可分為同步時序電路和異步時序電路兩類。2、觸發(fā)器在時序電路中的應用

時序電路的邏輯功能主要取決于構(gòu)成存儲電路的觸發(fā)器種類及其使用方式。不同邏輯功能的觸發(fā)器適用于不同電路環(huán)境的需要。表4-11五種觸發(fā)器常見的使用方式觸發(fā)器名稱在電路中常見的應用方式R-S獨立做數(shù)據(jù)鎖存器使用，在D、J-K觸發(fā)器中做清除（CLR）和預置（PR）端

D數(shù)據(jù)存儲、信號狀態(tài)保持、轉(zhuǎn)換為T`觸發(fā)器J-K構(gòu)成各種進制的計數(shù)器，轉(zhuǎn)換為T和T`觸發(fā)器T作信號保存及換相、構(gòu)成計數(shù)器和定時器、轉(zhuǎn)換為T`觸發(fā)器T`二進制計數(shù)器的最低位、2分頻器二、成品時序邏輯電路分析1、寄存器寄存（鎖存）信息是D觸發(fā)器的基本應用，按功能可分為數(shù)碼寄存器和移位寄存器兩種。一個D觸發(fā)器存放一位二進制代碼，N個觸發(fā)器組成可存放N位代碼的寄存器。

（1）數(shù)碼寄存器數(shù)碼寄存器按存儲數(shù)據(jù)的位數(shù)用多個D觸發(fā)器并排方式構(gòu)成，采用同步式結(jié)構(gòu)，把各觸發(fā)器的CP信號接在一起。

圖4-23四位數(shù)碼寄存器圖4-24四位D寄存器4076結(jié)構(gòu)和引腳信號表4-12電路功能表CPDQn1狀態(tài)110101高阻高阻態(tài)0000清零00111Qn保持00110Qn00101Qn00100，0，1Qn0010000置數(shù)0011（2）移位寄存器

對數(shù)據(jù)有移位功能的寄存器稱為移位寄存器，用多個D觸發(fā)器彼此以輸出端接輸入端的串聯(lián)方式連接，采用同步觸發(fā)移位，它能在移位脈沖作用下將數(shù)據(jù)逐位移動。1）單向移位寄存器

單向移位寄存器分左移位和右移位兩種，兩種單向移位寄存器的結(jié)構(gòu)相同，只是各觸發(fā)器的連接方式變換一下方向。

左移位寄存器是指數(shù)據(jù)以串行方式從寄存器右端（低端）輸入，在移位脈沖控制下逐位左移，經(jīng)N次移位，數(shù)據(jù)全部移入寄存器到達對應位置可以并行方式輸出，實現(xiàn)串行數(shù)據(jù)向并行數(shù)據(jù)的轉(zhuǎn)換。圖4-25左移寄存器圖4-26左移寄存器工作時序圖圖4-27右移寄存器圖4-27（b）右移寄存器工作波形2）雙向移位寄存器圖4-28雙向移位寄存器圖4-2974194內(nèi)部電路表4-1374194功能表表4-1374194功能表S1S0CP功能S1S0CP功能0清零110↑右移100禁止觸發(fā)111↑并行輸入101↑左移1↓，0，1保持2、計數(shù)器

對脈沖信號能進行計數(shù)的電路稱為計數(shù)器，當脈沖信號為頻率穩(wěn)定的時鐘信號時計數(shù)器又具有定時器和分頻器的功能。

按電路狀態(tài)變換特點不同可分為加法計數(shù)器和減法計數(shù)器，接觸發(fā)方式不同可分為同步計數(shù)和異步計數(shù)，按進位信號輸出與電路動作關(guān)系可分為十進制計數(shù)、N位二進制計數(shù)和任意進制計數(shù)，按計數(shù)器的電路結(jié)構(gòu)可分為直線形、環(huán)形、扭環(huán)式多種。

計數(shù)器通常用于為脈沖電路提供定時或波形準確的輸入信號。（1）二進制計數(shù)器1）異步二進制計數(shù)器圖4-30下降沿觸發(fā)的異步三位二進制加法計數(shù)器

一個T’觸發(fā)器就是一位二進制計數(shù)器，異步二進制計數(shù)器是用多位T’觸發(fā)器串接成遞進觸發(fā)方式構(gòu)成，觸發(fā)器之間的連接方式由觸發(fā)器的觸發(fā)方式和計數(shù)方式?jīng)Q定。電路的時鐘信號連接：圖4-31二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖

計數(shù)器具有分頻功能，計數(shù)器3個輸出端的信號頻率與最低端輸入的計數(shù)脈沖信號頻率的關(guān)系如下：圖4-32上升沿觸發(fā)的異步三位二進制加法計數(shù)器（a）電路結(jié)構(gòu)（b）工作波形圖4-33三位二進制異步減法計數(shù)器（a）電路結(jié)構(gòu)（b）工作波形2）同步二進制計數(shù)器

異步二進制計數(shù)器電路結(jié)構(gòu)雖簡單，但速度較慢（觸發(fā)器只能逐級翻轉(zhuǎn)）。如果將這種計數(shù)器的輸出信號傳給譯碼器，會使譯碼電路出現(xiàn)競爭冒險，產(chǎn)生尖峰脈沖。同步計數(shù)器可彌補這兩點不足。圖4-34用T觸發(fā)器組成的同步二進制加法計數(shù)器（2）十進制計數(shù)器圖4-35同步十進制加法計數(shù)器邏輯圖圖4-35同步十進制加法計數(shù)器、時序圖、狀態(tài)轉(zhuǎn)換圖第3節(jié)時序邏輯電路設計一、用成品時序電路改制選用與所需功能相關(guān)的成品時序電路，配加適當?shù)妮o助電路就可以方便地實現(xiàn)設計目的。1、任意進制計數(shù)器利用二進制計數(shù)器可改制任意進制計數(shù)器。進位信號引回計數(shù)電路，用其控制計數(shù)器跳回到計數(shù)的初始態(tài)，稱作脈沖反饋法。制作初始態(tài)為0的計數(shù)器，可將進位信號引回到觸發(fā)器的異步置0端強制電路復位，稱為強制復位法。四位二進制計數(shù)器改作十進制加法計數(shù)器的邏輯圖。電路中增設一個鎖存器用以清除復位時的尖峰脈沖。圖4-36復位式8421碼十進制計數(shù)器電路

對輸出的狀態(tài)序列不以0為初態(tài)（起始值）的計數(shù)器，可用預置法改制。TTL系列的74161為四位同步二進制可預置計數(shù)器。圖4-3774161的引腳信號圖4-3774161的內(nèi)部結(jié)構(gòu)表4-1974161邏輯功能表ETEpQ3，Q2，Q1，Q0C0清零0100保持0101保持0110保持Q3，Q2，Q1，Q01110置數(shù)Q3Q2Q1Q01111計數(shù)Q3Q2Q1Q0用74161構(gòu)成十進制計數(shù)器，電路的起始值預置為圖4-38用置入最小值法將74161接成十進制計數(shù)器狀態(tài)轉(zhuǎn)換圖74161接成十進制計數(shù)器的用74161也可構(gòu)成初始值為0的任意進制加法計數(shù)器。圖4-39用復位法將74161接成六進制計數(shù)器用預置法改制的六進制計數(shù)器電路和狀態(tài)轉(zhuǎn)換圖。用兩片74161構(gòu)成的84進制計數(shù)器。2、分頻器

計數(shù)器有分頻功能，這在前文已介紹過。在實用中，對分頻器的要求并不局限于分頻，還有脈沖占空比和輸出位置等問題。在脈沖電路中，脈沖寬度

與信號周期T之比稱為信號的占空比k：

計數(shù)器具有分頻器功能，計數(shù)器的進制類型就是分頻器的分頻率。（3）分頻器的占空比設計

設計任意占空比的分頻器常用另設法或截取法。1）另設法是指在N進制計數(shù)器電路中按占空比要求另設分頻信號，此法簡單、靈活，二進制計數(shù)器的狀態(tài)應用充分。設計過程如下：

以設計一個占空比為5/7的分頻器為例說明兩種方法。①按確定

，七分頻器可用三位二進制計數(shù)器改制。②設定改制信號C和分頻信號Y，列出二進制計數(shù)器的狀態(tài)真值表：表4-20二進制計數(shù)器狀態(tài)真值表CY00001001010100101101100011010011010111XX圖4-44C，Y化簡C、Y兩信號的邏輯表達式：圖4-45七分頻（5/7占空比）邏輯圖七分頻（5/7占空比）時序圖、狀態(tài)圖2）截取法是選擇相應二進制計數(shù)器，按占空比和分頻參數(shù)選用計數(shù)器的輸出信號，并在計數(shù)器的狀態(tài)真值表中截取符合要求的狀態(tài)組作為分頻器的狀態(tài)轉(zhuǎn)換時序。圖4-46截取法示意圖

從圖4-43中可以確定分頻器的初值為0110，返回信號邏輯圖4-4774161接成七分頻器2、環(huán)形計數(shù)器（1）基本結(jié)構(gòu)：把單向移位寄存器的串行輸入與串行輸出兩端接在一起，就構(gòu)成循環(huán)移位寄存器，稱為環(huán)形計數(shù)器。（2）添加自啟動電路

這種環(huán)形計數(shù)器不能由無效狀態(tài)自然進入有效循環(huán)，叫做無自啟動功能。

為使用方便，應對電路進行修改，添加自啟動電路，讓環(huán)形計數(shù)器能由無效循環(huán)自動進入有效循環(huán)。自啟動電路的設計步驟：1）在電路中任選一個修改點（如選在的輸入邏輯）；2）按確定的有效循環(huán)（如圖4-45所示）列出電路有效狀態(tài)轉(zhuǎn)換表（表4-21）。制出狀態(tài)

的卡諾圖，并進行化簡圈項。3）按以下條件確定無效循環(huán)斷點：I.必須是有效邏輯化簡圈項外的無效循環(huán)項。II.必須與一個有效循環(huán)項相鄰（具有引入有效循環(huán)的可能）。II.必須是與一個有效循環(huán)項相鄰（具有引入有效循環(huán)的可能）的無效循環(huán)點。圖4-49利用卡諾圖選擇斷點

在卡諾圖中確定斷點最直觀，符合上述條件的只有一項。

按相鄰的有效邏輯值改寫該項，把無效循環(huán)斷開，就能將無效循環(huán)引入有效循環(huán)。這就是自啟動電路的設計原理。4)對修改點的邏輯重新化簡，圖4-50重新化簡得出修改點的新邏輯表達式：5)按新邏輯表達式畫出修改后的邏輯圖。圖4-51修改后的環(huán)形計數(shù)器6)檢驗自啟動效果（如不理想，則須更換或增加斷點），畫出自啟動狀態(tài)轉(zhuǎn)換圖。圖4-52能自啟動的環(huán)形計數(shù)的狀態(tài)圖3、扭環(huán)計數(shù)器設計（1）扭環(huán)計數(shù)器的基本結(jié)構(gòu)把移位寄存器的串行輸出的反相端引回輸入端，就構(gòu)成扭環(huán)式計數(shù)器。一個四位扭環(huán)計數(shù)器電路的基本結(jié)構(gòu)和狀態(tài)轉(zhuǎn)換圖，它有兩個獨立的狀態(tài)循環(huán)，但不能自啟動。圖4-53扭環(huán)形計數(shù)器及其狀態(tài)轉(zhuǎn)換圖（2）添加自啟動電路

和環(huán)形計數(shù)器一樣，扭環(huán)也要經(jīng)過修改，使其具備自啟動功能。借助卡諾圖確定無效循環(huán)的斷點為1101，并進行化簡。圖4-54修改邏輯的化簡圖4-55能自啟動的四位扭環(huán)計數(shù)器邏輯圖與狀態(tài)圖圖4-56用扭環(huán)計數(shù)器構(gòu)成的節(jié)拍脈沖發(fā)生器圖4-56用扭環(huán)計數(shù)器構(gòu)成的節(jié)拍脈沖發(fā)生器的工作波形4、節(jié)拍器能產(chǎn)生順序脈沖的電路稱為順序脈沖發(fā)生器，又稱節(jié)拍器。節(jié)拍器可用計數(shù)器和譯碼器構(gòu)成，也可用扭環(huán)式計數(shù)器構(gòu)成。(1)用計數(shù)器和譯碼器構(gòu)成的節(jié)拍器用三位二進制異步計數(shù)器和一只3線—8線譯碼器組成的計數(shù)器型節(jié)器：。圖4-57計數(shù)型節(jié)拍發(fā)生器

計數(shù)器型節(jié)拍器比扭環(huán)節(jié)拍器少用一只觸發(fā)器，但因各觸發(fā)器不可能同時翻轉(zhuǎn)，會使計數(shù)器出現(xiàn)競爭冒險現(xiàn)象而輸出干擾脈沖。圖4-58計數(shù)型節(jié)拍發(fā)生器工作波形(2)用扭環(huán)計數(shù)器構(gòu)成節(jié)拍器（4017）二、簡單時序電路設計

對于功能簡單或沒有相關(guān)成品可用的時序電路，就需要設計者自己制作。1、D觸發(fā)器應用簡例:用D觸發(fā)器為