微機原理半導體存儲器及其接口

半導體存儲器概述存儲器是計算機系統(tǒng)中用來存儲信息的部件（存放0、1形式的二進制編碼），它是計算機中的重要硬件資源。從存儲程序式的馮.諾依曼經典結構而言，沒有存儲器，就無法構成現代計算機。當前1頁，總共86頁。存儲器的分類1、按存取速度和在計算機系統(tǒng)中的地位分類兩大類：內存（主存）和外存（輔存）內存：CPU可以通過系統(tǒng)總線直接訪問的存儲器，用以存儲計算機當前正在使用的程序或數據。速度快，容量小，成本高外存：用來存放相對來說不經常使用的程序和數據，或需要長期保存的信息。外存只與內存交換信息，不能被CPU直接訪問。速度較慢，容量大（海量存儲器），成本低當前2頁，總共86頁。在微機系統(tǒng)中，存儲器有三個層次:1、輔助存儲器（外存）2、主存儲器（內存）3、高速緩沖器（高緩）高緩速度最快、同樣容量最小。解決了存儲器與CPU在速度上的協(xié)調性。CPUCACHE主存（內存）輔存（外存）當前3頁，總共86頁。按存儲介質分類：半導體存儲器；磁表面存儲器：(如磁帶，磁盤，磁鼓，磁卡等）；光表面存儲器（CD－ROM）；當前4頁，總共86頁。

按存取方式分類：隨機存儲器（RAM）只讀存儲器（ROM當前5頁，總共86頁。5.1.1半導體存儲器的分類半導體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）雙極性MOS掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）FLASHROM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）當前6頁，總共86頁。5.1.1半導體存儲器的分類1.RAM按制造工藝可分為雙極型：速度快、集成度低、功耗大，一般用在高檔微機中或用做CacheMOS型：速度慢、集成度高、功耗低。微機的主存儲器一般為它。根據是否有刷新電路又可分為：靜態(tài)RAM：以六管構成的觸發(fā)器作為基本存儲電路，存儲的信息相對穩(wěn)定，無需刷新電路；速度比DRAM快但集成度不如DRAM，功耗也較DRAM為大。動態(tài)RAM：以單管線路構成其基本的存儲電路，因此集成度高，成本也相對便宜。但其中的信息易消失，故需要專門的硬件刷新電路。當前7頁，總共86頁。讀寫存儲器RAM小結組成單元速度集成度刷新應用雙極性RAM晶體管觸發(fā)器最快低不要CACHESRAM六管觸發(fā)器快低不要小容量系統(tǒng)DRAM極間電容慢高要大容量系統(tǒng)當前8頁，總共86頁。2.只讀存儲器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊的方式（Block）擦除當前9頁，總共86頁。5.2隨機存取存儲器RAM結構及工作原理分為雙極型RAM和MOS型RAMMOS型RAM又分為SRAM和DRAM當前10頁，總共86頁。5.2.1SRAM速度快不需要刷新：簡化了外圍電路。片容量低、功耗大如圖：雙穩(wěn)態(tài)觸發(fā)器的A,B兩管，A導通B截止，表示數據1，反之，A截止B導通表示0T1、T2構成雙穩(wěn)態(tài)觸發(fā)器，T3,T4為負載管當前11頁，總共86頁。讀出時，CPU送出的地址碼經行、列地址譯碼器譯碼，被選中的基本存儲單元的行選線和列選線均為高電平，從而T5、T6、

T7、T8均導通，由觸發(fā)器的A、B端輸出分別驅動IO和/IO，再經讀出放大器放大便可判別保存的信息是0還是1寫入時，同樣由外部地址線經譯碼后開通T5~T8，將IO和/IO分別與A，B點相連，強制觸發(fā)器變換到指定的穩(wěn)定狀態(tài)，從而實現寫入功能。

當前12頁，總共86頁。一個基本的存儲電路中只能存放二進制中的一個位。如果要形成大容量的記憶體，就必須將大量的存儲電路有規(guī)則地組織起來，這樣就構成了存儲體。在存儲體中，為了區(qū)別不同的存儲單元，通過給每個單元一個惟一的編號——地址來選擇不同的存儲單元。當前13頁，總共86頁。RAM的結構示意圖地址寄存地址譯碼存儲體2m×N控制電路AB數據寄存讀寫電路DBOEWECS片選端CS*：有效時，可以對該芯片進行讀寫操作寫WE*（WriteEnable）:控制寫操作。有效時，數據進入芯片中相當于系統(tǒng)的WR*。輸出OE*（OutputEnable）控制讀操作。有效時，芯片內數據輸出。相當于RD*?！斍?4頁，總共86頁。①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據輸入的地址編碼來選中芯片內某個特定的存儲單元③片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作當前15頁，總共86頁。★存儲矩陣★每個存儲單元具有一個唯一的地址，可存儲1位（位片結構）或多位（字片結構）二進制數據存儲容量（一般指的是位容量）與地址、數據線個數有關：芯片的存儲容量＝2M×N＝存儲單元數×存儲單元的位數M：芯片的地址線根數N：芯片的數據線根數當前16頁，總共86頁。如果存儲矩陣的容量為210×8表示：①每8個存儲位分配一個地址，每個地址對應8個存儲位。②8個存儲位并行，要求8根數據線。③共有地址210個，即1K個地址空間。當前17頁，總共86頁?！锏刂纷g碼器★

地址譯碼電路的功能是根據地址選中相應的存儲單元，將其與數據總線連通兩種內部譯碼方式：①單譯碼：1個存儲單元對應1根地址譯碼輸出線。②雙譯碼：1個存儲單元對應2根地址譯碼輸出線，1譯碼線可選中1行或1列地址單元，當要選擇1個單元時需要2根交叉選中。當前18頁，總共86頁。地址譯碼方式示意圖（續(xù)）在上圖中，存儲單元的大小可以是一位，也可以是多位。如果是多位，則在具體應用時應將多位并起來。單譯碼：16個4位的存儲單元雙譯碼：1024個存儲單元1個存儲單元包括4個位也是1個存儲單元當前19頁，總共86頁。SRAM芯片6264NCA12A7A6A5A4A3A2A1A0D0D1D2GND+5V-WE-CS2A8A9A11-OEA10-CS1D7D6D5D4D312345678910111213142827262524232221201918171615存儲容量為：8K×828個引腳：13根地址線A12～A08根數據線D7～D02根片選-CS1、-CS2讀寫-WE、-OE6264③一個實際的例子-Intel6264當前20頁，總共86頁。HM6264:256B*32*8B==8K*8B即：需要12位（根）地址線，8K=213

A0-A12有8位（根）數據線，I/O0-7當前21頁，總共86頁。一個實際的例子-Intel2114Intel2114是一個1K×4位的SRAM。其外部引腳圖如圖6-8所示。存儲容量為1024×4位18個引腳：10根地址線A9～A04根數據線I/O4～I/O1：相當于D0~D3片選CS*讀寫WE*：當其為低電平時，寫入數據；為高電平時，讀出數據；123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND當前22頁，總共86頁。5.2.2DRAM片容量高需要刷新用電容存儲電荷原理保存信息。將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0當前23頁，總共86頁。一、動態(tài)RAM的基本存儲單元單管動態(tài)RAM的基本存儲單元，由一支MOS管T和電容Cs組成。信息儲在電容Cs上。地址譯碼線(行線)有效時選中該單元，使T管導通，電容CS和數據線D連通。當前24頁，總共86頁。寫入時，外部驅動數據線D，并由D對電容cs充電或放電，改變其所存儲的信息。讀出時，電容Cs經數據線D對數據線上的外部寄生電容Cd充電或放電，從而改變外部寄生電容Cd上的電壓，讀出所存儲的信息。當前25頁，總共86頁。電容Cs的容量不可能很大，每次輸出都會使Cs上原有的電荷泄放．存儲的內容就被破壞(也即讀出是“破壞性讀出”)。為此每次讀出后都需要進行再生(重新寫入)，以恢復CS上的充放電狀態(tài)。當前26頁，總共86頁。動態(tài)RAM存儲器2164A存儲容量為64K×116個引腳：8根地址線A7～A0（為了減少封裝的引腳，采用行、列地址變換的方式）1根數據輸入線DIN1根數據輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*電源線VDD地線VSSN/CDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5A712345678161514131211109注：2164A沒有專門的片選信號。當CAS*信號有效時，即認為是片選信號。當前27頁，總共86頁。DRAM2164A的內部結構2164內部共有4個128×128的存儲矩陣構成。每個128×128的存儲矩陣有7條行地址和7條列地址線進行選擇。當給定一個16位地址時，行地址的低7位(RA6~RA0)從每個矩陣中選擇一行，列地址的低7位(CA6~CA0)從每個矩陣中選擇一列，每個矩陣中被選擇的行和被選擇的列交匯處的單元被選中，最后由4選1的I／0門從4個矩陣的被選單元中選定一個(由RA7和CA7控制)，進行讀或寫。當前28頁，總共86頁。DRAM2164的讀周期存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址，CAS*相當于片選信號讀寫信號WE*讀有效數據從DOUT引腳輸出TRC:RAS有效到數據讀取時間TRAS:RAS保持時間TRCD:RAS與CAS信號間隔時間TASR:行地址領先于RAS的時間TRAH:行地址在RAS后的保持時間TCAH:列地址在CAS后的保持時間……當前29頁，總共86頁。DRAM2164的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址讀寫信號WE*寫有效數據從DIN引腳進入存儲單元當前30頁，總共86頁。DRAM2164的讀－修改－寫周期TWCSTDS列地址地址

TWRTCAHTASCTASRTRAHTCASTRCDTRCTRASTDHDINWECASRASTRAC當前31頁，總共86頁。DRAM2164的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯片內部實現一行存儲單元的刷新沒有數據輸入輸出存儲系統(tǒng)中所有芯片同時進行刷新DRAM必須每隔固定時間就刷新當前32頁，總共86頁。5.3只讀存儲器ROM結構及工作原理一．ROM的分類按照數據寫入方式特點不同，ROM可分為以下幾種：（2）一次性可編程ROM（PROM）。出廠時，存儲內容全為1（或全為0），用戶可根據自己的需要編程，但只能編程一次。（1）固定ROM。廠家把數據寫入存儲器中，用戶無法進行任何修改。當前33頁，總共86頁。（3）光可擦除可編程ROM（EPROM）。采用浮柵技術生產的可編程存儲器。其內容可通過紫外線照射而被擦除，可多次編程。（4）電可擦除可編程ROM（E2PROM）。也是采用浮柵技術生產的可編程ROM，但是構成其存儲單元的是隧道MOS管，是用電擦除，并且擦除的速度要快的多（一般為毫秒數量級）。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫（可重復擦寫1萬次以上）。當前34頁，總共86頁。（5）快閃存儲器（FlashMemory）。也是采用浮柵型MOS管，存儲器中數據的擦除和寫入是分開進行的，數據寫入方式與EPROM相同，一般一只芯片可以擦除/寫入10萬次以上。當前35頁，總共86頁。1. ROM的內部結構由地址譯碼器和存儲矩陣組成。二．ROM的結構及工作原理當前36頁，總共86頁。（1）掩膜式只讀存儲器MROM的內容是由生產廠家按用戶要求在芯片的生產過程中寫入的，寫入后不能修改。單元D3D2D1D001001110102010131111掩膜ROM的內容當前37頁，總共86頁。（2）EPROM（可擦除可編程ROM）頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進行編程，編程后，應該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息1，編程就是將某些單元寫入信息0當前38頁，總共86頁。EPROM基本存儲電路當前39頁，總共86頁。EPROM芯片2716存儲容量為2K×824個引腳：11根地址線A10～A08根數據線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss當前40頁，總共86頁。EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數據線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615當前41頁，總共86頁。EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖當前42頁，總共86頁。（3）EEPROM（電可擦除可編程ROM）用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時進行串行EEPROM：只有一位數據線當前43頁，總共86頁。EEPROM芯片2817A存儲容量為2K×828個引腳：11根地址線A10～A08根數據線I/O7～I/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615當前44頁，總共86頁。EEPROM芯片2864A存儲容量為8K×828個引腳：13根地址線A12～A08根數據線I/O7～I/O0片選CE*讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615當前45頁，總共86頁。（4）FlashROM：閃存Flash：閃存與EEPROM的區(qū)別：容量大與RAM的區(qū)別：壽命較短，編程較慢發(fā)展速度驚人，目前單片容量已達幾Gb廣泛應用于計算機技術的各個領域

當前46頁，總共86頁。5.4半導體存儲器與CPU的接口技術在將RAM與CPU連接時，主要連接以下三個部分的信號線：數據線地址線讀寫控制線注意：?。?！ 這是本章的重點內容 SRAM、EPROM與CPU的連接 譯碼方法同樣適合I/O端口當前47頁，總共86頁。5.4.1RAM與CPU的連接存儲芯片與CPU總線的連接，還要考慮以下方面的問題：CPU的總線負載能力CPU的總線驅動能力有限，因此應考慮CPU能否帶動總線上包括存儲器在內的連接器件。必要時就要加上緩沖器。存儲芯片與CPU總線時序的配合CPU能否與存儲器的存取速度相配合。如果不能滿足，可以考慮更換芯片，或在總線周期中插入等待狀態(tài)TW存儲器的地址分配和片選當前48頁，總共86頁。存儲芯片與數據線的連接假設CPU是8位字長的8080，8位數據總線，16根地址線若芯片的數據線正好8根：一次可從芯片中訪問到8位數據全部數據線與系統(tǒng)的8位數據總線相連若芯片的數據線不足8根：一次不能從一個芯片中訪問到8位數據利用多個芯片擴充數據位這個擴充方式簡稱“位擴充”當前49頁，總共86頁。（1）位擴充存儲芯片的字(單元)數滿足要求而位數不夠

，需要對每個存儲單元的位數進行擴展。

2114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE2114容量1K*4，2片擴展為1K*8位擴展：將每片的地址線、控制線并聯，數據線分別引出。位擴展特點：存儲器的單元數不變，位數增加。當前50頁，總共86頁。而如果總的單元容量不足則需利用多個存儲芯片擴充容量，用存儲芯片的片選端對多個存儲芯片（組）進行尋址；這種擴充簡稱為“地址擴充”或“字擴充”（2）字擴充P150字擴展：芯片的位數滿足要求而字(單元)數不夠，需要對存儲單元數進行擴展。擴展原則：將每個芯片的地址線、數據線、控制線并聯，僅片選端分別引出，以實現每個芯片占據不同的地址范圍。當前51頁，總共86頁。Y00≥1ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y11A15A14A13A12A11A10～A0IO/MRDD7～D0A10～A0A10～A0A10～A0CSO7～O0O7～O0O7～O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138圖6.18EPROM與CPU的連接將每個芯片的地址線、數據線、控制線并聯，僅片選端分別引出，以實現每個芯片占據不同的地址范圍。當前52頁，總共86頁。(3)字位同時擴展存儲芯片的位數和字數都不滿足要求，需要對位數和字數同時進行擴展。擴展的方法：先進行位擴展，即組成一個滿足位數要求的存儲芯片組，再用這個芯片組進行字擴展，以構成一個既滿足位數又滿足字數的存儲器。當前53頁，總共86頁。擴展存儲器所需存儲芯片的數量計算：若用一個容量為mK×n位的存儲芯片構成容量為MK×N位（假設M＞m，N＞n，即需字位同時擴展）的存儲器，則這個存儲器所需要的存儲芯片數為(M／m)×(N／n)。特例：對于位擴展：因為，M＝m，N＞n，則所需芯片數為N／n；對于字擴展：因為，N＝n，M＞m，則所需芯片數為M／m。當前54頁，總共86頁。&A14A15A12A11A10A9～A0D7～D4WEIO/MY00ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y1174LS138圖RAM2114與CPU的連接A13I/O4～I/O1A9～A0RAM22114CSWEI/O4～I/O1A9～A0RAM32114CSWEI/O4～I/O1A9～A0RAM42114CSWEI/O4～I/O1A9～A0RAM12114CSWEA9～A0I/O4～I/O1RAM22114CSWEA9～A0I/O4～I/O1RAM32114CSWEA9～A0I/O4～I/O1RAM42114CSWEA9～A0I/O4～I/O1RAM12114CSWED3～D02114靜態(tài)RAM芯片構成4K×8位存儲器，地址為2000H～2FFFH當前55頁，總共86頁。實際上就是與三總線中相關信號的連接。1）存儲器與CPU控制總線的連接在控制總線中，與存儲器相連的信號為數不多，如8086/8088最小方式下的M/IO(8088為IO/M)、RD和WR最大方式下的MRDC、MWTC、IORC和IOWC等，連接非常方便，有時這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號。擴展的存儲器與CPU的連接當前56頁，總共86頁。2）存儲器與CPU數據總線的連接CPU數據總線不相同，連接不一樣。8086CPU的16數據總線，其高8位數據線D15-D8接存儲器的奇地址體低8位數據線D7-D0接存儲器的偶地址體，

根據BHE(選擇奇地址庫)和A0(選擇偶地址庫)的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作當前57頁，總共86頁。8位機和8088CPU的數據總線有8根，存儲器為單一存儲體組織，沒有高低位庫之分，故數據線的連接較簡單。當前58頁，總共86頁。低位地址線直接和存儲芯片的地址信號連接作為片內地址譯碼高位地址線主要用來產生選片信號（稱為片間地址譯碼），以決定每個存儲芯片在整個存儲單元中的地址范圍，避免各芯片地址空間的重疊。3）存儲器與CPU地址總線的連接當前59頁，總共86頁。地址線A9～A0存儲芯片存儲單元片內譯碼（單元選）000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16進制表示）A9～A0片內10位地址譯碼10位地址的變化：全0-全1片內譯碼的地址當前60頁，總共86頁。片內的單元選由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲芯片的地址輸入端，而片選信號則通過高位地址得到。實現片選譯碼（片間地址譯碼）的方法可分為三種：全譯碼法和部分譯碼法、線選法。當前61頁，總共86頁。存儲芯片片選端的譯碼CPU要實現對存儲單元的訪問１、首先要選擇存儲芯片，即進行片選；2、從選中的芯片中依地址碼選擇出相應的存儲單元，以進行數據的存取，這稱為單元選或字選。當前62頁，總共86頁。（1）線選譯碼只用少數幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）雖構成簡單，但地址空間嚴重浪費必然會出現地址重復一個存儲地址會對應多個存儲單元多個存儲單元共用的存儲地址不應使用當前63頁，總共86頁。線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～A15A14A13A12～A0一個可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切記：A14A13＝00的情況不能出現00000H～01FFFH的地址不可使用當前64頁，總共86頁。（2）譯碼的幾種方法：①全譯碼：所有的地址線全用上，無地址重疊。②部分譯碼：部分高位地址沒有用，存在地址重疊。當前65頁，總共86頁。（1）全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內各存儲單元的譯碼尋址（片內譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復，但譯碼電路可能比較復雜、連線也較多當前66頁，總共86頁。全譯碼法1、所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址2、低位地址線對芯片內各存儲單元的譯碼尋址（片內譯碼）3、高位地址線對存儲芯片的譯碼尋址（片選譯碼）4、每個存儲單元的地址都是唯一的，不存在地址重復5、譯碼電路可能比較復雜、連線也較多當前67頁，總共86頁。（2）部分譯碼只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應多個地址（地址重復），需要選取一個可用地址可簡化譯碼電路的設計但系統(tǒng)的部分地址空間將被浪費當前68頁，總共86頁。部分譯碼示例A15~A11A10A9~A0可用地址1234××××00××××01××××10××××11全0~全1全0~全1全0~全1全0~全10000H～03FFH0400H～07FFH0800H～0BFFH0C00H～0FFFH當前69頁，總共86頁。部分譯碼法：每個存儲單元將對應多個地址（地址重復），需要選取一個可用地址A15~A11A10A9~A0可用地址1234××××00××××01××××10××××11全0~全1全0~全1全0~全1全0~全1×000H～03FFH×400H～07FFH×800H～0BFFH×C00H～0FFFH當前70頁，總共86頁。74LS139引腳圖12345678161514131211VCC1G2A2B1A1BGND74LS1391092G2Y32Y21Y02Y01Y31Y21Y12Y1常用的譯碼：74LS139（雙2-4譯碼器）74LS138（3-8譯碼器）等。①74LS139譯碼器74LS139有兩個2-4譯碼器。其中：G為使能信號（即選片信號），低電平有效。A、B為譯碼輸入信號，控制譯碼輸入的有效性。1G1A1B2G2A2B2Y374LS139邏輯符號2Y21Y02Y01Y31Y21Y12Y174LS139當前71頁，總共86頁。74LS138