第2章+數(shù)字邏輯門

第2章+數(shù)字邏輯門邏輯電路中的幾個問題⑴邏輯值的概念在數(shù)字系統(tǒng)中，通常用邏輯真和邏輯假狀態(tài)來區(qū)分事物的兩種對立的狀態(tài)。邏輯真狀態(tài)用‘1’表示；邏輯假狀態(tài)用‘0’來表示?！?’和‘0’分別叫做邏輯真假狀態(tài)的值。0、1只有邏輯上的含義，已不表示數(shù)量上的大小。◆數(shù)字電路的特點

數(shù)字電路是一種開關(guān)電路；輸入、輸出量可用（0，l）來表示。輸入量和輸出量之間的關(guān)系是一種邏輯上的因果關(guān)系。⑵高、低電平的概念以兩個不同確定范圍的電位與邏輯真、假兩個邏輯狀態(tài)對應(yīng)。這兩個不同范圍的電位稱作邏輯電平，把其中一個相對電位較高者稱為邏輯高電平，簡稱高電平，用H表示。而相對較低者稱為邏輯低電平，簡稱低電平，用L表示。上限值下限值上限值下限值4V3V0.8V0V高電平H低電平L⑶狀態(tài)賦值和正、負(fù)邏輯的概念狀態(tài)賦值：數(shù)字電路中，經(jīng)常用符號1和0表示高電平和低電平。我們把用符號1、0表示輸入、輸出電平高低的過程叫做狀態(tài)賦值。正邏輯：在狀態(tài)賦值時，如果用1表示高電平，用0表示低電平，則稱為正邏輯賦值，簡稱正邏輯。負(fù)邏輯：在狀態(tài)賦值時，如果用0表示高電平，用1表示低電平，則稱為負(fù)邏輯賦值，簡稱負(fù)邏輯。ABY10AB220V

一個樓梯燈控制電路如圖所示。兩個單刀雙擲A和B分別裝在樓上和樓下，無論在樓上或樓下都能單獨控制開燈和關(guān)燈。假設(shè)燈的狀態(tài)用Y表示，而且Y=1為燈亮，Y=0為燈滅。開關(guān)A、B的位置撥上為1，撥下為0。例:????◆邏輯真值表（TruthTable）

采用一種表格來表示邏輯函數(shù)的運算關(guān)系，其中輸入部分列出輸入邏輯變量的所有可能組合，輸出部分給出相應(yīng)的輸出邏輯變量值。例：優(yōu)點：能夠直觀、明了地反映變量取值和函數(shù)值的對應(yīng)關(guān)系，一般給出邏輯問題后，比較容易列出真值表。缺點：不便推演變換；變量多時，列表比較繁瑣?！暨壿嫼瘮?shù)式

按一定邏輯規(guī)律進行運算的代數(shù)。與普通代數(shù)不同，布爾代數(shù)中的變量是二元值的邏輯變量。例：從真值表可以看出，使Y為1的條件是：為1或為1。因此可用下面函數(shù)式來表示：優(yōu)點：形式簡潔、書寫方便，便于推演變換；直接反映變量間的運算關(guān)系，便于改用邏輯符號表示該函數(shù)。缺點：不能直接反映出變量取值間的對應(yīng)關(guān)系；同一個邏輯函數(shù)可以寫成多種函數(shù)式。算術(shù)運算和邏輯運算算術(shù)運算：當(dāng)二進制數(shù)表示不同大小的數(shù)值時，數(shù)值與數(shù)值之間可以進行加、減、乘、除等運算，稱算術(shù)運算。邏輯運算：當(dāng)二進制數(shù)表示不同狀態(tài)的代碼時，代碼與代碼之間的運算是一種邏輯因果關(guān)系的運算，有與、或、非三種，稱邏輯運算。這兩種運算有本質(zhì)的不同。算術(shù)運算—加法1001+011100010進位1進位1進位1進位12.1基本邏輯門基本邏輯運算有邏輯與、邏輯或和邏輯非。實現(xiàn)這三種邏輯運算的電路，稱作基本邏輯門。

2.1.1邏輯代數(shù)的三種基本運算模型

⑴邏輯與（乘）運算只有決定一件事情的全部條件具備之后，結(jié)果才能發(fā)生，這種因果關(guān)系為“邏輯與”或“邏輯乘”。兩個開關(guān)必須同時接通，燈才亮。邏輯表達式為：Ｙ＝ＡＢA、B都斷開，燈不亮。A斷開、B接通，燈不亮。A接通、B斷開，燈不亮。A、B都接通，燈亮。這種把所有可能的條件組合及其對應(yīng)結(jié)果一一列出來的表格叫做真值表。輸入:開關(guān)合為邏輯“1”,

開關(guān)斷為邏輯“0”輸出:燈亮為“1”,燈滅為“0”功能表實現(xiàn)與邏輯的電路稱為與門。與門的邏輯符號：Ｙ＝ＡＢ真值表邏輯符號ABY邏輯與（乘）運算邏輯與的邏輯關(guān)系表達式寫成Y=A·B“·”表示“與運算”或“邏輯乘”，讀作“與”或“乘”，可省略不讀。與邏輯功能可記成：“有0出0，全1出1”與運算規(guī)則：

0·0=0；0·1=0；1·0=0；1·1=1A·0=0；A·1=A；0·A=0；1·A=A邏輯符號

AB00011011Y0001

真值表AB(a)YYAB(b)YAB&(c)⑵邏輯或（加）運算決定一件事情的幾個條件中，只要有一個或一個以上條件具備，結(jié)果就會發(fā)生，這種因果關(guān)系稱為“或邏輯”，也稱“邏輯加”。EABY圖2-1(b)或邏輯電路兩個開關(guān)只要有一個接通，燈就會亮。邏輯表達式為：Ｙ＝Ａ+ＢA、B都斷開，燈不亮。A斷開、B接通，燈亮。A接通、B斷開，燈亮。A、B都接通，燈亮。實現(xiàn)或邏輯的電路稱為或門?；蜷T的邏輯符號：Y=A+B真值表功能表邏輯符號ABY邏輯或（加）運算邏輯或的邏輯關(guān)系表達式Y(jié)=A+B“+”表示“或運算”或“邏輯加”，讀作“或”或“加”?；蜻壿嫻δ?“有1出1，全0出0”?；蜻\算規(guī)則：

0+0=0；0+1=1；1+0=1；1+1=1

A+0=A；A+1=1；A+A=A。AB00011011Y0111真值表邏輯或（加）運算二進制運算和邏輯代數(shù)的區(qū)別：二進制運算中的加法、乘法有進位問題，1+1=10；但邏輯代數(shù)研究的是“0”、“1”兩種邏輯狀態(tài)的邏輯加、邏輯乘、邏輯非，是一種邏輯運算，所以

1+1=1，1+1+···+1=1。邏輯符號

ABY(c)≥1ABY(a)+ABY(b)邏輯運算—或1001+01111111⑶邏輯非運算條件具備時結(jié)果不發(fā)生，條件不具備時結(jié)果反而發(fā)生，這種因果關(guān)系是邏輯非。非也稱為取反。圖2-1(c)非邏輯電路EARF實現(xiàn)非邏輯的電路稱為非門。非門的邏輯符號：Y=AA斷開，燈亮。A接通，燈滅。真值表功能表邏輯符號AY邏輯非運算邏輯非的邏輯表達式寫成

“ˉ”表示“非運算”或“邏輯非”，讀作“非”。非運算的運算規(guī)則：邏輯符號A01Y10真值表AY1(c)AY(a)AY(b)基本邏輯門2.1.2基本邏輯符號基本邏輯符號圖2-33輸入和8輸入與門圖2-43輸入或門和8輸入或門邏輯式：Y=A+B+C邏輯式：Y=A?B?C基本邏輯符號ABABYABY圖2-52輸入與門及其輸入和輸出波形(a)輸入波形(b)2輸入與門(c)輸出波形邏輯式：Y=A?BABABYABY圖2-62輸入或門及其輸入和輸出波形(a)輸入波形(b)2輸入或門(c)輸出波形基本邏輯符號邏輯式：Y=A+B圖2-7非門及其輸入和輸出波形AYAY(a)輸入波形(b)非門(c)輸出波形基本邏輯符號邏輯式：復(fù)合邏輯運算與、或、非為三種基本邏輯運算。實際邏輯問題要比與、或、非復(fù)雜得多，但都可以用簡單的與、或、非邏輯組合來實現(xiàn)。從而構(gòu)成復(fù)合邏輯。復(fù)合邏輯常見的有與非、或非、異或、同(或)運算等。2.1.3與非門

與非運算的邏輯結(jié)論：有0出1，全1出0。2.1.4或非門

或非運算的邏輯結(jié)論：有1出0，全0出1。2.1.5異或門

邏輯關(guān)系是:相異出1；相同出0

。邏輯結(jié)論：A<>B時，Y=1；A=B時，Y=0。2.1.6同或門

異或運算和同或運算互為反函數(shù)即A⊙B=A⊕B邏輯關(guān)系：相同出1；相異出0

。邏輯結(jié)論：

A=B時Y=1；A<>B時Y=0。復(fù)合邏輯運算=A⊙B

邏輯符號如下圖，其中第一行為IEEE84國際標(biāo)準(zhǔn)符號；第二行為慣用符號；第三行為IEEE91國際標(biāo)準(zhǔn)符號。1、已知Y=ABC+CD，選出下列肯定可以使Y=0的情況。（1）A=0，BC=1（2）B=1，C=1（3）C=1，D=0（4）BC=1，D=1（5）AB=1，CD=0參考：因為在或非邏輯中，只要輸入有一個為1，則輸出必為0。在5種情況中，僅有（4）符合肯定可使Y=0的要求，因為在（4）中，BC=1，必有B=C=1；又因D=1，故CD=1，從而可推出Y=ABC+CD=0。練習(xí)題2、連續(xù)異或985個1的結(jié)果是什么？985是奇數(shù)，所以異或的結(jié)果為1。

提示：

多變量異或Y=A⊕B⊕C⊕D，可通過多個異或門來實現(xiàn)。多變量異或的邏輯特性：奇數(shù)個1相異或，結(jié)果為1；偶數(shù)個1相異或，結(jié)果為0。100VVcc在數(shù)字電路中，對電壓值為多少并不重要，只要能判斷高低電平即可。S開---VO輸出高電平，對應(yīng)“1”。S合---VO輸出低電平，對應(yīng)“0”。VVVOSVccRvI

獲得高、低電平的基本原理如何獲得高電平或者低電平呢？電子開關(guān)（二極管、三極管、MOS管）372.2集成邏輯門電路集成邏輯門電路，是把門電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的。它屬于小規(guī)模集成電路(SSI)，它是組成一個較大數(shù)字系統(tǒng)的基本單元。38集成邏輯門電路應(yīng)用目前，廣泛使用的邏輯門有TTL(Transistor-TransistorLogic)和CMOS兩個系列。TTL門電路屬雙極型數(shù)字集成電路，其輸入級和輸出級都是三極管結(jié)構(gòu)，故稱TTL。CMOS門電路是由NMOS管和PMOS管組成的互補MOS集成電路，屬單極性數(shù)字集成電路。雙極型晶體管集成門電路BICMOS門電路單極型MOS集成門電路TTL(晶體管―晶體管邏輯)電路ECL(射極耦合邏輯)電路NMOS、PMOSLDMOS、VDMOSVVMOS、IGT（前二者組合）TTL集成門電路工作速度高，驅(qū)動能力強，但功耗大，集成度低CMOS集成門電路功耗極低，成本低，電源電壓范圍寬，集成度高，抗干擾能力強，輸入阻抗高，扇出能力強上世紀(jì)80年代開始，CMOS逐漸取代TTL，成為集成電路的主導(dǎo)技術(shù)?，F(xiàn)CMOS集成門電路占80%以上。分類按其內(nèi)部有源器件的不同分

集成電路邏輯門單極型MOS(MetalOxideSemiconductor)集成電路分PMOS、NMOS和CMOS三種。NMOS電氣性能較好，工藝較簡單，適合制作高性能的存儲器、微處理器等大規(guī)模集成電路。而由NMOS和PMOS構(gòu)成的互補型CMOS電路以其性能好、功耗低等顯著特點，得到愈來愈廣泛的應(yīng)用。主要介紹NMOS和CMOS門電路。MOS場效應(yīng)管的類型及特性N溝道增強型MOS管P溝道增強型MOS管N溝道耗盡型MOS管P溝道耗盡型MOS管增強型：耗盡型：√2.2.1MOS晶體管的結(jié)構(gòu)與工作原理MOS晶體管的結(jié)構(gòu)與工作原理NMOS管的開關(guān)特性MOS管和晶體管一樣可以當(dāng)開關(guān)用。如圖所示，RD為負(fù)載電阻。NMOS管的基本開關(guān)電路NMOS管的開關(guān)特性當(dāng)用增強型NMOS做工作管時，如輸入電壓vI為高電平（大于開啟電壓VT）則NMOS管導(dǎo)通，開關(guān)閉合，輸出電壓vO為低電平。UGS>UT>0

(開啟電壓）DS導(dǎo)通（幾百歐）NMOS管的開關(guān)特性輸入電壓vI為低電平時則NMOS管截止，開關(guān)斷開，輸出電壓vO為高電平。UGS<UTDS斷開PMOS管的開關(guān)特性A=1，開關(guān)斷開，F(xiàn)=0A=0，開關(guān)閉合，F(xiàn)=1MOSFET開關(guān)作用MOSFET管

D、S極之間的開關(guān)狀態(tài)受UGS的控制:增強型：N溝道P溝道UGS>UT>0

(開啟電壓）UGS<UTDS斷開DS導(dǎo)通（幾百歐）UGS<UT<0

(開啟電壓）UGS>UTDS導(dǎo)通（幾百歐）DS斷開+UDDRDDSG+UDDSDG2.2.2CMOS邏輯門的結(jié)構(gòu)與工作原理CMOS:Complementary-SymmetryMetal-OxideSemiconductor⑴CMOS反相器⑵CMOS或非門⑶CMOS與非門1.CMOS反相器的工作原理CMOS電路Complementary-SymmetryMOS互補對稱式MOST1(負(fù)載管）T2(驅(qū)動管）PMOS管NMOS管T1:ONT2:OFFOFFON同一電平:+UDDSDADSGF1)結(jié)構(gòu)：“0”(0V)UGS<UT<0導(dǎo)通+UDDSDAFDSGT1T2PMOSNMOSUGS<UT截止“1”(+UDD)①UA=0V2)工作原理：設(shè)UT=2V“0”(0V)UGS>UT截止+UDDSDADSGT1T2PMOSNMOSUGS>UT>0導(dǎo)通“1”(+UDD)F②UA=UDD

0VUDD真值表：AFTNTP

F1導(dǎo)通截止00截止導(dǎo)通1邏輯式：F=UDD0VA2)CMOS或非門工作原理

Y=當(dāng)輸入A、B至少有一個高電平時，并聯(lián)的NMOS管中至少有一個導(dǎo)通，串聯(lián)的PMOS管至少有一個截止，因此輸出為低電平；當(dāng)輸入A、B都為低電平時，并聯(lián)NMOS管都截止，串聯(lián)PMOS管都導(dǎo)通，于是電路輸出為高電平。A（串聯(lián)開關(guān)）（并聯(lián)開關(guān)）

Y

驅(qū)動管串聯(lián)STP2STP1STN1STN23.CMOS與非門工作原理

VDD

負(fù)載管并聯(lián)

B圖2-31CMOS與非門當(dāng)輸入A、B都為高電平時，串聯(lián)的NMOS管都導(dǎo)通，并聯(lián)的PMOS管都截止，因此輸出為低電平；圖2-24CMOS與非門的開關(guān)模型(a)輸入均為高電平(b)輸入中有一個高電平(c)輸入均為低電平當(dāng)輸入A、B中有一個為低電平時，兩個串聯(lián)的NMOS管中必有一個截止，于是電路輸出為高電平。電路的輸入和輸出之間是與非邏輯關(guān)系。F=2.3TTL與CMOS集成電路邏輯門器件◆數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點。◆TTL電路：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:Transistor—TransistorLogic?！舾鶕?jù)制造工藝的不同分：雙極型IC、單極型ICTTL門電路的系列分類：國內(nèi)產(chǎn)品CT1000系列CT2000系列CT3000系列CT4000系列CT000系列（高速）（低功耗）（低功耗、高速度）（非標(biāo)準(zhǔn)型）國外產(chǎn)品54系列74系列（軍用，工作環(huán)境溫度：-55~+125℃)（民用，工作環(huán)境溫度：0~+70℃)（標(biāo)準(zhǔn)TTL）2.3.1邏輯門的器件類型與技術(shù)參數(shù)74系列TTL電路74系列(基本TTL）（StandardTTL）74S系列(肖特基TTL）（SchottkyTTL）74LS系列(低功耗肖特基TTL）74ALS系列(先進的低功耗肖特基TTL）74AS系列(先進的肖特基TTL）74H系列(高速TTL）

對于每種TTL子系列，要在開關(guān)時間短、功耗小和抗干擾性強這三個要求之間作折衷選擇。邏輯門的器件類型與技術(shù)參數(shù)

CMOS門電路1、MOS門電路的特點(主要指4000/4500系列)：２、是電壓控制元件，靜態(tài)功耗小。3、允許電源電壓范圍寬（318V）。4、扇出系數(shù)大，抗噪聲容限大。優(yōu)點１、工藝簡單，集成度高。缺點：工作速度比TTL門電路低。MOS門電路均采用MOS場效應(yīng)晶體管（MOSFET）制作。MOS場效應(yīng)管是金屬-氧化物-半導(dǎo)體場效應(yīng)管的簡稱。工作時，只有一種極性的載流子參與導(dǎo)電，所以又稱為單極型晶體管。CMOS門電路系列分類1、CMOS門電路的系列產(chǎn)品：CC4000/4000B系列（基本的CMOS)54/74HC系列（高速CMOS）54/74HCT系列（與TTL兼容的高速CMOS）54/74BCT系列（與TTL兼容的高速BiCMOS）62

集成邏輯門電路74系列CMOS數(shù)字集成電路型號低壓CMOS先進低壓CMOS74LVC74ALVC高速CMOS和TTL直接兼容先進CMOS先進高速COMS74HC74HCT74AC74ACT74AHC分類名稱74系列3.3V分類名稱74系列2.3.2集成電路門的性能參數(shù)1.器件的工作電源電壓TTL集成電路的標(biāo)準(zhǔn)直流電源電壓為5V，最低4.5V，最高5.5V。CMOS集成電路的標(biāo)準(zhǔn)直流電源電壓為3~8V之間；74系列CMOS集成電路有5V和3.3V兩種。標(biāo)準(zhǔn)TTL電路則有：定義為邏輯0的低電平輸入電壓范圍VIL：0~0.8V。定義為邏輯1的高電平輸入電壓范圍VIH：2~5V。定義為邏輯0的低電平輸出電壓范圍VOL：不大于0.3V。定義為邏輯1的高電平輸出電壓范圍VOH：不小于2.4V。5VCMOS電路：定義為邏輯0的低電平輸入電壓范圍VIL：0~0.5V。定義為邏輯1的高電平輸入電壓范圍VIH：2.5~5V。定義為邏輯0的低電平輸出電壓范圍VOL：不大于0.1V。定義為邏輯1的高電平輸出電壓范圍VOH：不小于4.4V。2.邏輯器件的輸入/輸出邏輯電平數(shù)字集成電路分別有四種不同的輸入/輸出邏輯電平。邏輯器件的輸入/輸出邏輯電平TTL反相器的動態(tài)特性tuiotuoo50%50%tPHLtPLH導(dǎo)通傳輸時間截止傳輸時間波形邊沿變壞有延遲變化uo

平均傳輸時間（Propagationdelay)tpd=tPHL+

tPLH2典型值：310ns3．邏輯信號傳輸延遲時間

4.集成邏輯電路的扇入和扇出系數(shù)圖2-27兩種邏輯狀態(tài)中的電流和電壓IOHLowLow輸出高電平IIH驅(qū)動門＋＋VOH

－VIH－負(fù)載門IOLHighHigh輸出低電平IIL驅(qū)動門＋＋VOL

－VIL－負(fù)載門與非門的輸出端接上負(fù)載后，負(fù)載有灌電流負(fù)載和拉電流負(fù)載。灌電流負(fù)載增加會使與非門的輸出低電平上升。拉電流負(fù)載增加會使與非門的輸出高電平下降；68帶負(fù)載能力扇出系數(shù)：門電路驅(qū)動同類門的最大數(shù)目。輸出高電平時的扇出系數(shù)

輸出低電平時的扇出系數(shù)一個門的扇出系數(shù)只能是一個。若NOH和NOL不一樣大時，應(yīng)取NOH和NOL中小的一個。IOH（max）400μA 集成邏輯電路的扇入和扇出系數(shù)【例2-1】已知74ALS00的電流參數(shù)為IOL(max)=8mA，IIL（max）=0.1mA，IOH（max）=0.4mA，IIH（max）=20A。求一個74ALS00與非門輸出能驅(qū)動多少個74ALS00與非門的輸入。解：首先考慮低電平狀態(tài)。在低電平狀態(tài)下得到能被驅(qū)動的輸入個數(shù)：

8mA0.1mA==80IOL（max）

IIL（max）低電平扇出系數(shù)===20IIH（max）20μA高電平扇出系數(shù)=集成電路門的性能參數(shù)

5.集成邏輯門器件的功耗功耗PD

=VCCICC表2-14TTL門與CMOS門的連接條件驅(qū)動門負(fù)載門V

OH(min)＞V

IH(min)V

OL(max)＜V

IL(max)I OH＞I IHI OL＞I IL2.3.3TTL與CMOS集成電路的傳統(tǒng)接口技術(shù)TTLCMOSTTL與CMOS集成電路的傳統(tǒng)接口技術(shù)

+5V R圖2-28TTL驅(qū)動門與CMOS負(fù)載門的連接2.3.4器件的封裝圖2-2974LS00引腳配置及DIP封裝外形圖74LS04六非門74LS32四或門74LS86四異或門與非門SN74LVC1G00FPGACPU或門SN74AHC1G32組合邏輯電路在某手持設(shè)備中的應(yīng)用通過組合邏輯電路實現(xiàn)一些特定功能因設(shè)計問題導(dǎo)致的飛線為什么要用“與非門”、“或門”？為什么選用上述型號？國外制造商

datasheet——芯片說明書都是英文的！TI(DSP)、三星（ARM）Atmel（單片機、ARM）ADI（AD）、Philip（ARM）Linear（電源）、MaximXilinx（FPGA/CPLD）Avago（光通信模塊）。。。與非門SN74LVC1G00的Datasheet共計15頁說明，全英文概況操作參數(shù)電氣特性操作時序型號命名

信號調(diào)理電路AD轉(zhuǎn)換器×4風(fēng)機振動在線監(jiān)測裝置中核心處理板模擬電路數(shù)字電路微機原理EDA技術(shù)。。。FPGAARM9SDRAM風(fēng)機振動在線監(jiān)測，通過分析轉(zhuǎn)速、加速度、位移等數(shù)據(jù)來判斷電機的工作狀態(tài)。風(fēng)機全貌安裝的傳感器風(fēng)機振動在線監(jiān)測裝置風(fēng)機是鋼鐵、礦山等企業(yè)的關(guān)鍵設(shè)備。電子技術(shù)的應(yīng)用領(lǐng)域：CommunicationControlComputerCulturelife電視、雷達、通信、電子計算機、自動控制、電子測量儀表、航天、核物理、生物、醫(yī)療和日常生活（門鈴、游戲、家電、生活管理）等，無處不存在。

4C較低層的IT產(chǎn)品，對數(shù)字電路要理解很好。比如板卡（顯卡、聲卡）812.4.1三態(tài)門（TS門）是在一般門電路的基礎(chǔ)上增加控制電路和控制端構(gòu)成的。2.4其他輔助門電路(ThreeState)三種輸出狀態(tài)高電平低電平高阻狀態(tài)（禁止?fàn)顟B(tài)）圖2-16三態(tài)門(b)低電平使能YENAA

Y(a)高電平使能

其他輔助門電路三態(tài)門

EN邏輯功能可表達為：當(dāng)EN=1時（EN輸入為高電平時），Y=A，即Y直接輸出來自A的信號；而當(dāng)EN=0時，Y呈高阻態(tài)，即等同于斷開狀態(tài)，可表述為：Y=Z。邏輯功能可表達為：當(dāng)EN=0時（EN輸入為低電平時），三態(tài)門工作，即Y=A，而當(dāng)EN=1時，Y=Z。接低電平時為工作狀態(tài)表2-15EN高電平有效型三態(tài)與非門的簡化真值表使能端數(shù)據(jù)輸出端ENABY0xx高阻態(tài)Z

三態(tài)門圖2-31三態(tài)與非門的邏輯符號(a)控制端高電平有效(b)控制端低電平有效

A BENYABENY1（工作狀態(tài)）三態(tài)門的應(yīng)用

①在總線傳輸中的應(yīng)用利用三態(tài)門向同一個總線上輪流傳輸信號不會互相干擾。工作條件是：在任何時間里只能有一個三態(tài)門處于工作狀態(tài)，其余的門處于高阻態(tài)。011主要作為與總線（BUS)間的接口電路公用總線EN1EN2EN3用公用總線分時傳送不同數(shù)據(jù)G1門工作G2

門工作G3

門工作三態(tài)門的應(yīng)用

②實現(xiàn)數(shù)據(jù)雙向傳輸EN=1，G1高阻，B經(jīng)G2向A送數(shù)據(jù)。EN=0，G2高阻，A經(jīng)G1向B送數(shù)據(jù)。02.4.2集電極開路邏輯門圖2-20OC與非門的開關(guān)級描述FAB圖2-21OC與非門的邏輯符號上拉電阻邏輯功能：幾個OC門的輸出端直接并聯(lián)后可共用一個集電極負(fù)載電阻RL和電源VCC。只要恰當(dāng)?shù)剡x擇電源電壓和負(fù)載電阻，就可以保證輸出電平的高、低要求，而又有效地防止輸出管電流過大。OC門的應(yīng)用：

D2個OC與非門構(gòu)成的線與邏輯電路FRPABC

F1F2

1.實現(xiàn)線與功能邏輯表達式:F=F1

F2=ABCD

+5VABCDEF+5V 1KΩ

YGH

四個2輸入OC與門線與四個OC與門線與的輸出表達式：Y=A·B·C·D·E·F·G·H將幾個OC門的輸出直接并聯(lián)在一起，然后通過一RP接到電源VCC上OC門的應(yīng)用：⑵實現(xiàn)電平轉(zhuǎn)移

在數(shù)字系統(tǒng)的接口（與外部設(shè)備相聯(lián)系的電路）需要有電平轉(zhuǎn)換的時候，常用OC門實現(xiàn)，如圖所示電路。要把高電平轉(zhuǎn)換為10V時，可將外接的上拉電阻接到10V電源上。這樣OC門的輸入端電平與一般與非門一致，而輸出的高電平就可以變?yōu)?0V。達到了電平轉(zhuǎn)換的目的。OC門的應(yīng)用：

3)用做驅(qū)動器

用OC門驅(qū)動指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動指示燈時，上拉電阻由指示燈代替，指示燈的一端與OC門的輸出相連，另一端接上電源。如果電流過大，可串入一個適當(dāng)?shù)南蘖麟娮?。OC門的應(yīng)用：

3)用做驅(qū)動器

例試用74LS系列邏輯門，驅(qū)動一只VD=1.5V，ID=6mA的發(fā)光二極管。解：與非門74LS00的IOL為4mA，不能驅(qū)動ID=6mA的發(fā)光二極管。集電極開路與非門74LS01的IOL為6mA，故可選用74LS01來驅(qū)動發(fā)光二極管，其電路如圖所示。限流電阻92TTL邏輯門多余輸入端的處理多余輸入端是指輸入端個數(shù)多出實現(xiàn)邏輯函數(shù)所需個數(shù)的那些輸入端。對多余輸入端的處理，必須以不影響邏輯功能又能保證電路穩(wěn)定可靠工作為原則。一般多余端不允許懸空。對于與、與非、與或非中的與，根據(jù)A與1為A，A與A為A，可以將多余輸入端通過電阻接電源，或與有用輸入端并接。對于或、或非、與或非中的或，根據(jù)A或0為A，A或A為A，可以將多余輸入端接地，或與有用輸入端并接。93集成TTL和CMOS門的結(jié)構(gòu)和特點TTL門的輸入端為多發(fā)射極晶體管的發(fā)射極。TTL門的輸入端懸空時，不可能有發(fā)射極電流從發(fā)射極流出。這與TTL門輸入端接高電平時，沒有發(fā)射極電流從發(fā)射極流出的效果一樣，故認(rèn)為TTL門輸入端懸空在邏輯上為1。94集成TTL和CMOS門的結(jié)構(gòu)和特點而CMOS門的輸入端為NMOS管和PMOS管的柵極(接在一起)，當(dāng)CMOS門的輸入端懸空時，不可能在柵一源之間加上電壓，當(dāng)然MOS管就不會導(dǎo)通，故不能認(rèn)為CMOS門輸入端懸空邏輯上為l。CMOS門輸入端懸空在輸入端既末加高電平，也未加低電平(NMOS門輸入端懸空可以認(rèn)為邏輯上是0)。95集成TTL和CMOS門的結(jié)構(gòu)和特點“開門電阻、關(guān)門電阻”及輸入負(fù)載特性只適用于TTL門，而不適用于CMOS門。TTL門的輸入端為多發(fā)射極晶體管的發(fā)射極。當(dāng)有發(fā)射極電流從發(fā)射極流出，并通過接在TTL門輸入端的電阻RI到地時，就會在RI上產(chǎn)生壓降，即在TTL門輸入端加上了電壓。便出現(xiàn)了"輸入端接大電阻(大于開門電阻)相當(dāng)于接高電平，輸入端接小電阻(小于關(guān)門電阻)相當(dāng)于加低電平"一說(T4000系列與非門的ROFF較其他系列大很多)。96集成TTL和CMOS門的結(jié)構(gòu)和特點CMOS門的抗干擾能力大于TTL門的抗干擾能力。CMOS門的噪聲容限接近于VDD/2，而TT