計算機組成原理八

計算機組成原理課件八第一頁，共四十八頁，2022年，8月28日

2.存儲器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲芯片(6)其他時序、負載4.2第二頁，共四十八頁，2022年，8月28日例4.1

解:

(1)寫出對應(yīng)的二進制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位4.2第三頁，共四十八頁，2022年，8月28日(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM4.2第四頁，共四十八頁，2022年，8月28日

2K

×8位

ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1CPU與存儲器的連接圖4.2………第五頁，共四十八頁，2022年，8月28日(1)寫出對應(yīng)的二進制地址碼例4.2

假設(shè)同前，要求最小4K為系統(tǒng)程序區(qū)，相鄰8K為用戶程序區(qū)。(2)確定芯片的數(shù)量及類型(3)分配地址線(4)確定片選信號1片

4K

×

8位

ROM2片

4K

×

8位

RAMA11~A0接ROM和RAM的地址線4.2第六頁，共四十八頁，2022年，8月28日例4.3

設(shè)CPU有20根地址線，8根數(shù)據(jù)線。并用IO/M作訪存控制信號。RD為讀命令，

WR為寫命令。現(xiàn)有2764EPROM(8K×8位),

外特性如下：用138譯碼器及其他門電路（門電路自定）畫出CPU和2764的連接圖。要求地址為F0000H~FFFFFH,

并寫出每片2764的地址范圍。4.2…D7D0CEOECE片選信號OE允許輸出PGM可編程端PGM…A0A12第七頁，共四十八頁，2022年，8月28日六、存儲器的校驗編碼的糾錯、檢錯能力與編碼的最小距離有關(guān)L——編碼的最小距離D——檢測錯誤的位數(shù)C——糾正錯誤的位數(shù)漢明碼是具有一位糾錯能力的編碼4.2L1=D+C(D≥C)1.編碼的最小距離任意兩組合法代碼之間二進制位數(shù)

的最少差異L=3具有一位

糾錯能力第八頁，共四十八頁，2022年，8月28日漢明碼的組成需增添？位檢測位檢測位的位置？檢測位的取值？2k

≥

n+k+1檢測位的取值與該位所在的檢測“小組”中承擔的奇偶校驗任務(wù)有關(guān)組成漢明碼的三要素4.22.漢明碼的組成2i

(i=0，1，2，3，)…第九頁，共四十八頁，2022年，8月28日各檢測位Ci

所承擔的檢測小組為gi

小組獨占第2i－1

位gi

和gj

小組共同占第2i－1+2j－1

位gi、gj

和gl

小組共同占第2i－1+2j－1+2l－1

位C1

檢測的g1小組包含第1，3，5，7，9，11，…C2

檢測的g2

小組包含第2，3，6，7，10，11，…C4

檢測的g3

小組包含第4，5，6，7，12，13，…C8

檢測的g4

小組包含第8，9，10，11，12，13，14，15，24，…4.2第十頁，共四十八頁，2022年，8月28日例4.4求0101按“偶校驗”配置的漢明碼解：∵n=4根據(jù)2k

≥n+k+1得k=3漢明碼排序如下:二進制序號名稱1234567C1C2C40∴0101的漢明碼為

010010101014.210第十一頁，共四十八頁，2022年，8月28日按配偶原則配置0011的漢明碼二進制序號名稱1234567C1C2C41000011解：∵n=4根據(jù)2k

≥n+k+1取k=3C1=357=1C2=367=0C4=567=0∴0011的漢明碼為

1000011練習14.2第十二頁，共四十八頁，2022年，8月28日3.漢明碼的糾錯過程形成新的檢測位Pi

，如增添3位（k=3），新的檢測位為P4P2P1

。以k=3為例，Pi

的取值為P1=13

57P2=23

67P4=45

67對于按“偶校驗”配置的漢明碼不出錯時P1=0，P2=0，P4=0C1C2C4其位數(shù)與增添的檢測位有關(guān)，4.2第十三頁，共四十八頁，2022年，8月28日P1=1357=0無錯P2=2367=1有錯P4=4567=1有錯∴P4P2P1=110第6位出錯，可糾正為0100101，故要求傳送的信息為

0101。糾錯過程如下例4.5解：

已知接收到的漢明碼為0100111（按配偶原則配置）試問要求傳送的信息是什么?4.2

第十四頁，共四十八頁，2022年，8月28日練習2P4=4567=1P2=2367=0P1=1357=0∴P4P2P1=100第4

位錯，可不糾寫出按偶校驗配置的漢明碼0101101的糾錯過程練習3按配奇原則配置0011的漢明碼配奇的漢明碼為01010114.2第十五頁，共四十八頁，2022年，8月28日七、提高訪存速度的措施采用高速器件調(diào)整主存結(jié)構(gòu)1.單體多字系統(tǒng)W位W位W位W位W位

地址寄存器

主存控制器......單字長寄存器數(shù)據(jù)寄存器存儲體采用層次結(jié)構(gòu)Cache–主存增加存儲器的帶寬4.2第十六頁，共四十八頁，2022年，8月28日2.多體并行系統(tǒng)(1)高位交叉M0……M1……M2M3…………4.2體內(nèi)地址體號體號地址000000000001001111010000010001011111100000100001101111110000110001111111順序編址第十七頁，共四十八頁，2022年，8月28日各個體并行工作4.2M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址譯碼體內(nèi)地址體號體號(1)高位交叉第十八頁，共四十八頁，2022年，8月28日M0……M1……M2M3…………4.2

體號體內(nèi)地址地址000000000001000010000011000100000101000110000111111100111101111110111111(2)低位交叉各個體輪流編址第十九頁，共四十八頁，2022年，8月28日4.2M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址譯碼

體號體內(nèi)地址

體號(2)低位交叉各個體輪流編址第二十頁，共四十八頁，2022年，8月28日低位交叉的特點在不改變存取周期的前提下，增加存儲器的帶寬時間單體訪存周期單體訪存周期4.2啟動存儲體0啟動存儲體1啟動存儲體2啟動存儲體3第二十一頁，共四十八頁，2022年，8月28日

4.2設(shè)四體低位交叉存儲器，存取周期為T，總線傳輸周期為τ，為實現(xiàn)流水線方式存取，應(yīng)滿足T＝4τ。連續(xù)讀取4個字所需的時間為T＋(4

－1)τ第二十二頁，共四十八頁，2022年，8月28日(3)存儲器控制部件（簡稱存控）易發(fā)生代碼丟失的請求源，優(yōu)先級最高嚴重影響CPU工作的請求源，給予次高優(yōu)先級4.2控制線路排隊器節(jié)拍發(fā)生器QQCM來自各個請求源

…主脈沖存控標記觸發(fā)器第二十三頁，共四十八頁，2022年，8月28日4.23.高性能存儲芯片(1)SDRAM(同步DRAM)在系統(tǒng)時鐘的控制下進行讀出和寫入CPU無須等待(2)RDRAM由Rambus開發(fā)，主要解決存儲器帶寬

問題(3)帶Cache的DRAM在DRAM的芯片內(nèi)集成了一個由SRAM組成的Cache，有利于猝發(fā)式讀取

第二十四頁，共四十八頁，2022年，8月28日4.3高速緩沖存儲器一、概述1.問題的提出避免CPU“空等”現(xiàn)象CPU和主存（DRAM）的速度差異緩存CPU主存容量小速度高容量大速度低程序訪問的局部性原理第二十五頁，共四十八頁，2022年，8月28日2.Cache的工作原理(1)主存和緩存的編址主存和緩存按塊存儲塊的大小相同B

為塊長~~~~……主存塊號主存儲器012m－1字塊0字塊1字塊M－1主存塊號塊內(nèi)地址m位b位n位M塊B個字緩存塊號塊內(nèi)地址c位b位C塊B個字~~~~……字塊0字塊1字塊C－1012c－1標記Cache緩存塊號4.3第二十六頁，共四十八頁，2022年，8月28日(2)命中與未命中緩存共有C

塊主存共有M

塊M>>C主存塊調(diào)入

緩存主存塊與緩存塊建立

了對應(yīng)關(guān)系用標記記錄

與某緩存塊建立了對應(yīng)關(guān)系的主存塊號命中未命中主存塊與緩存塊未建立

對應(yīng)關(guān)系主存塊未調(diào)入

緩存4.3第二十七頁，共四十八頁，2022年，8月28日(3)Cache的命中率CPU欲訪問的信息在Cache中的比率命中率

與Cache的容量

與塊長

有關(guān)一般每塊可取4~8個字塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度

CRAY_116體交叉塊長取16個存儲字

IBM370/1684體交叉

塊長取4個存儲字（64位×4

=

256位）4.3第二十八頁，共四十八頁，2022年，8月28日(4)Cache–主存系統(tǒng)的效率效率e

與命中率有關(guān)

設(shè)Cache命中率

為h，訪問Cache的時間為tc

，

訪問主存的時間為tm

4.3則

e=×100%

tc

h

×

tc+(1－h(huán))×tm訪問Cache的時間平均訪問時間

e=×100%第二十九頁，共四十八頁，2022年，8月28日3.Cache的基本結(jié)構(gòu)4.3Cache替換機構(gòu)Cache存儲體主存Cache地址映射變換機構(gòu)由CPU完成第三十頁，共四十八頁，2022年，8月28日4.Cache的讀寫

操作

訪問Cache取出信息送CPU

訪問主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問地址

開始是否是否讀4.3第三十一頁，共四十八頁，2022年，8月28日Cache和主存的一致性4.Cache的讀寫

操作寫4.3寫直達法（Write–through）寫回法（Write–back）寫操作時數(shù)據(jù)既寫入Cache又寫入主存

寫操作時只把數(shù)據(jù)寫入Cache而不寫入主存當Cache數(shù)據(jù)被替換出去時才寫回主存

寫操作時間就是訪問主存的時間，讀操作時不涉及對主存的寫操作，更新策略比較容易實現(xiàn)寫操作時間就是訪問Cache的時間，讀操作Cache失效發(fā)生數(shù)據(jù)替換時，被替換的塊需寫回主存，增加了Cache的復雜性第三十二頁，共四十八頁，2022年，8月28日5.Cache的改進(1)增加Cache的級數(shù)片載（片內(nèi)）Cache片外Cache(2)統(tǒng)一緩存和分立緩存指令Cache數(shù)據(jù)Cache與主存結(jié)構(gòu)有關(guān)與指令執(zhí)行的控制方式有關(guān)是否流水Pentium8K指令Cache8K數(shù)據(jù)CachePowerPC62032K指令Cache

32K數(shù)據(jù)Cache4.3第三十三頁，共四十八頁，2022年，8月28日

字塊2m－1

字塊2c+1

字塊2c+1－1

字塊2c

+1

字塊2c

字塊2c－1

字塊1字塊0………主存儲體字塊1

標記字塊0

標記字塊2c－1標記Cache存儲體t位012c－1…字塊字塊地址主存字塊標記t

位c

位b

位主存地址比較器（t位）=≠不命中有效位=1？*m位

Cache內(nèi)地址否是命中二、Cache–

主存的地址映射1.直接映射每個緩存塊

i

可以和若干個主存塊對應(yīng)每個主存塊

j

只能和一個緩存塊對應(yīng)i=j

mod

C4.3

字塊2c+1

字塊2c字塊0字塊0第三十四頁，共四十八頁，2022年，8月28日2.全相聯(lián)映射主存中的任一塊可以映射到緩存中的任一塊字塊2m－1字塊2c－1字塊1

字塊0……字塊2c－1字塊1字塊0…標記標記標記主存字塊標記

字塊內(nèi)地址主存地址m=t+c

位b位m

=

t+cCache存儲器主存儲器

字塊04.3第三十五頁，共四十八頁，2022年，8月28日字塊2m－1字塊2c-r+1

字塊2c-r+

1字塊2c-r字塊2c-r

－

字塊1字塊0………字塊3標記字塊1標記字塊2c－1標記字塊2標記字塊0標記字塊2c－2標記…………字塊內(nèi)地址組地址主存字塊標記s=t+r

位q=

c－r

位b

位組012c-r－1主存地址Cache主存儲器m

位共Q

組，每組內(nèi)兩塊（r=1)1某一主存塊

j

按模Q

映射到緩存的第i

組中的任一塊i=j

mod

Q直接映射全相聯(lián)映射3.組相聯(lián)映射4.3字塊0字塊1字塊0字塊2c-r字塊2c-r+1第三十六頁，共四十八頁，2022年，8月28日三、替換算法1.先進先出（FIFO）算法2.近期最少使用（LRU）算法小結(jié)某一主存塊只能固定映射到某一緩存塊直接全相聯(lián)組相聯(lián)某一主存塊能映射到任一緩存塊某一主存塊只能映射到某一緩存組中的任一塊不靈活成本高4.3第三十七頁，共四十八頁，2022年，8月28日4.4輔助存儲器一、概述1.特點不直接與CPU交換信息2.磁表面存儲器的技術(shù)指標道密度Dt位密度DbC=n×

k×

s尋道時間+等待時間(1)記錄密度(2)存儲容量(3)平均尋址時間(4)數(shù)據(jù)傳輸率(5)誤碼率輔存的速度尋址時間磁頭讀寫時間Dr

=

Db

×V出錯信息位數(shù)與讀出信息的總位數(shù)之比第三十八頁，共四十八頁，2022年，8月28日二、磁記錄原理和記錄方式1.磁記錄原理寫4.4局部磁化單元載磁體寫線圈SNI局部磁化單元寫線圈SN鐵芯磁通磁層寫入“0”寫入“1”I第三十九頁，共四十八頁，2022年，8月28日N讀線圈S讀線圈SN鐵芯磁通磁