第一章重慶科創(chuàng)職業(yè)學(xué)院

可編程邏輯器件

——做你想做的設(shè)計(jì)

王世元

wsy@

我的看法：一門設(shè)計(jì)型綜合課程起點(diǎn)低，易上手，難精通通向硬件設(shè)計(jì)工程師的必修課大膽發(fā)揮你的想象力，做你想做的設(shè)計(jì)祝同學(xué)們學(xué)習(xí)愉快第1章概述1.1EDA技術(shù)及其發(fā)展

EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個(gè)方面：使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能；在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能強(qiáng)大的EDA軟件不斷推出。電子技術(shù)全方位納入EDA領(lǐng)域；EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容；1.1EDA技術(shù)及其發(fā)展更大規(guī)模的FPGA和CPLD器件的不斷推出；基于EDA工具的ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊；軟硬件IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)；SoC高效低成本設(shè)計(jì)技術(shù)的成熟。SOC：SYSTEMONACHIPSOPC：SYSTEMONAPROGAMMABLECHIPCSOC：CONFIGURABLESYSTEMONACHIPSOC其他接口模塊

ARM/POWERPC

等

方案論證與系統(tǒng)級(jí)構(gòu)建獨(dú)立于硬件的系統(tǒng)行為評(píng)估和設(shè)計(jì)。系統(tǒng)仿真：包括系統(tǒng)級(jí)的硬件設(shè)計(jì)與仿真，軟件設(shè)計(jì)與仿真現(xiàn)代電子系統(tǒng)設(shè)計(jì)流程將硬件系統(tǒng)設(shè)計(jì)文件轉(zhuǎn)換成可綜合（RTL）硬件描述語(yǔ)言（HDL）。

進(jìn)行功能仿真將硬件描述語(yǔ)言轉(zhuǎn)換成標(biāo)準(zhǔn)網(wǎng)表文件，如EDIF、VHDL、Verilog等通過(guò)結(jié)構(gòu)綜合或適配（芯片內(nèi)的布線布局），將標(biāo)準(zhǔn)網(wǎng)表文件轉(zhuǎn)換成芯片下載文件。進(jìn)行時(shí)序仿真硬件系統(tǒng)實(shí)現(xiàn)。硬件系統(tǒng)測(cè)試與調(diào)試HARDWEARDEBUGERRING軟件設(shè)計(jì)與調(diào)試。SOFTWEARDEBUGERRING系統(tǒng)設(shè)計(jì)完成傳統(tǒng)電子系統(tǒng)設(shè)計(jì)流程根據(jù)方案和系統(tǒng)指標(biāo)選購(gòu)硬件，并設(shè)計(jì)電路板，即硬件系統(tǒng)實(shí)際自頂向下的設(shè)計(jì)流程自底向上的設(shè)計(jì)流程方案論證，與算法確定軟件設(shè)計(jì)與調(diào)試。SOFTWEARDEBUGERRING硬件系統(tǒng)測(cè)試與調(diào)試系統(tǒng)設(shè)計(jì)完成，或系統(tǒng)中的某一模塊實(shí)際完成EDA設(shè)計(jì)流程與傳統(tǒng)技術(shù)設(shè)計(jì)流程比較EDA技術(shù)ASIC設(shè)計(jì)FPGA/CPLD可編程ASIC

設(shè)計(jì)

門陣列（MPGA）；標(biāo)準(zhǔn)單元（CBIC）；

全定制；（FCIC）；

ASIC設(shè)計(jì)SOPC/SOC混合ASIC設(shè)計(jì)1.2EDA技術(shù)實(shí)現(xiàn)目標(biāo)作為EDA技術(shù)最終實(shí)現(xiàn)目標(biāo)的ASIC，通過(guò)三種途徑來(lái)完成：SOC：SYSTEMONACHIPSOPC：SYSTEMONAPROGAMMABLECHIPSOPCNIOSEthernetInterfaceARMUARTRAM/ROMFIFOUSBPCIDSPBlocksPLLsSDRAMCONTROLVGAPS2MultiplyUnitJPEGCPL

FIR，IIR，F(xiàn)FT大規(guī)模FPGANios嵌入式系統(tǒng)IP軟核FlashROM固體硬盤SRAM

內(nèi)存SDRAM

內(nèi)存嵌入式Bios嵌入式ROM嵌入式RAM嵌入式FIFOSDRAM控制模塊硬件DSP模塊RS232CAN控制器DMAVGA控制器RS232接口電路

PS2鍵盤接口PS2鼠標(biāo)接口Ethernet接口內(nèi)部時(shí)鐘PIC接口浮點(diǎn)算術(shù)協(xié)處理器VGA接口

PS/2鍵盤/鼠標(biāo)接口

D/A接口

A/D接口

LCD接口

LED接口

USB控制器UARTFIFO并行接口

圖象或語(yǔ)音采樣接口

立體聲輸出接口

通用I/O口

應(yīng)用系統(tǒng)SOPC基于EDA技術(shù)的FPGA基本設(shè)計(jì)

SOPC系統(tǒng)設(shè)計(jì)

DSP技術(shù)及DSP系統(tǒng)設(shè)計(jì)單片機(jī)系統(tǒng)設(shè)計(jì)嵌入式系統(tǒng)設(shè)計(jì)+++FPGA芯片叫板微處理器---

如果沒(méi)有微處理器,電腦會(huì)怎樣?答案令人驚訝---

它的處理速度比常規(guī)電腦更快,而且快出很多倍!2003年7月Forbes福布斯報(bào)道FPGA芯片武裝超級(jí)電腦盡管FPGA芯片的主頻要低于奔騰處理器,但是由于FPGA芯片可并行處理多項(xiàng)任務(wù),因此處理速度要比奔騰處理器或數(shù)字信號(hào)處理器快得多!

FPGA芯片叫板微處理器

美國(guó)贏通系統(tǒng)公司（WincomSystems）推出一款令人驚嘆的服務(wù)器。這款專為網(wǎng)站運(yùn)行而設(shè)計(jì)的服務(wù)器尺寸僅有DVD播放機(jī)大小，工作能力卻相當(dāng)于,甚至超過(guò)50臺(tái)戴爾、IBM或SUN公司售價(jià)5000美元的服務(wù)器。贏通公司的這款服務(wù)器并未采用目前電腦中不可或缺的微處理器。傳統(tǒng)的個(gè)人電腦及服務(wù)器通常采用英特爾的奔騰處理器或SUN計(jì)算機(jī)系統(tǒng)公司的SPARC芯片作為中央處理單元。而贏通的這一產(chǎn)品卻沒(méi)有采用微處理器，而是由FPGA芯片驅(qū)動(dòng)。FPGA芯片的運(yùn)行速度比奔騰處理器慢，但可并行處理多項(xiàng)任務(wù)，而微處理器一次僅能處理一項(xiàng)任務(wù)。因此，贏通公司的服務(wù)器只需配置幾個(gè)價(jià)格僅為2000多美元的FPGA芯片，便可擊敗SUN計(jì)算機(jī)系統(tǒng)公司的服務(wù)器或采用英特爾處理器的電腦，“我們的服務(wù)器處理速度要比普通服務(wù)器快50到300倍”。FPGA芯片在一定程度上正在蠶食微處理器的市場(chǎng)。FPGA芯片也開始用于消費(fèi)類的電子設(shè)備中，包括手機(jī)和數(shù)碼相機(jī)。飛利浦、諾基亞、Palm及索尼均在其消費(fèi)類的電子產(chǎn)品中采用了FPGA芯片。XILINX的首席執(zhí)行官W.Roelandts親眼目睹了FPGA如何改變電腦構(gòu)架。50多年前，匈牙利數(shù)學(xué)家紐曼（JohnvonNeumann）提出了電腦的設(shè)計(jì)構(gòu)想----通過(guò)中央處理器從存儲(chǔ)器中存取數(shù)據(jù)，并逐一處理各項(xiàng)任務(wù)?，F(xiàn)在，通過(guò)采用可編程芯片F(xiàn)PGA取代微處理器，電腦可并行處理多項(xiàng)任務(wù)。W.Roelandts說(shuō)，“由紐曼提出的電腦架構(gòu)已經(jīng)走到盡頭”，“可編程芯片將掀起下一輪應(yīng)用高潮。盡管FPGA芯片的時(shí)鐘頻率要低于奔騰處理器，但是由于FPGA芯片可并行處理各種不同的運(yùn)算，所以可完成許多復(fù)雜的任務(wù)。例如網(wǎng)頁(yè)顯示，全球天氣建摸及基因組合核對(duì)等，而且處理速度比奔騰處理器或數(shù)字信號(hào)處理器快得多。在通用計(jì)算方面，F(xiàn)PGA仍然不敵Intel的處理器。對(duì)于那些只需要進(jìn)行重復(fù)單任務(wù)操作的機(jī)器而言，使用FPGA芯片顯然是大材小用。位于內(nèi)華達(dá)州的TimeLogic公司也間接受益于FPGA。戴爾和SUN公司生產(chǎn)的某些標(biāo)準(zhǔn)服務(wù)器采用了ALTERA公司的FPGA芯片。TimeLogic公司對(duì)這些標(biāo)準(zhǔn)服務(wù)器加以改進(jìn)之后，生產(chǎn)了一種用于基因研究的高速處理設(shè)備。“我們的設(shè)備比原來(lái)的產(chǎn)品至少快1000倍”，TimeLogic公司總監(jiān)ChristopherHoover說(shuō)。該公司的這一設(shè)備售價(jià)25萬(wàn)美元。馬里蘭州的AnnapolisMicroSystems公司在其電腦芯片電路板中也集成了XILINX的FPGA芯片，以提高產(chǎn)品性能。又如加州的BlueArc公司用ALTERA的FPGA開發(fā)出一種存儲(chǔ)器產(chǎn)品，其速度比NetworkAppliance和EMC公司的競(jìng)爭(zhēng)產(chǎn)品更快。華盛頓州Bellevue市的MidStreamTechnologies公司采用XILINX的FPGA，為有限電視運(yùn)營(yíng)商開發(fā)視頻流服務(wù)器。這款服務(wù)器高僅3.5英尺，采用了2片F(xiàn)PGA芯片，可同時(shí)提供425路視頻流信號(hào)，比基于通用微處理器的服務(wù)器速度更快。

如果您正在《福布斯》的網(wǎng)站上閱讀這篇文章，那么你已經(jīng)接觸到了FPGA。因?yàn)镕正是采用贏通公司的FPGA服務(wù)器進(jìn)行網(wǎng)頁(yè)顯示的。

FPGA芯片武裝的超級(jí)電腦超級(jí)電腦是科技世界中的極品：售價(jià)奇高，速度飛快，集成了數(shù)以千計(jì)的微處理器。但這種超級(jí)電腦也浪費(fèi)了非常多的芯片資源，每個(gè)處理器只能進(jìn)行單任務(wù)操作，大部分功能難以充分發(fā)揮?，F(xiàn)在有了另一種更為簡(jiǎn)潔的設(shè)計(jì)：設(shè)計(jì)工程師開始采用FPGA芯片來(lái)武裝超級(jí)電腦，取代了原先大量的英特爾奔騰處理器。經(jīng)過(guò)編程，F(xiàn)PGA芯片可并行處理多項(xiàng)任務(wù)，從而使所有電路都能隨時(shí)發(fā)揮作用。FPGA芯片還可以反復(fù)編程，而且?guī)缀蹩伤矔r(shí)完成。在某一時(shí)刻它可以為美國(guó)國(guó)防部預(yù)報(bào)全球天氣狀況，下一時(shí)刻又可根據(jù)高盛公司（GoldmanSachs）做的主要利率對(duì)沖情況來(lái)評(píng)估債券市場(chǎng)的風(fēng)險(xiǎn)。下一代超級(jí)電腦將基于可編程邏輯器件，這種機(jī)器的功能將比目前最大的超級(jí)電腦還要強(qiáng)大許多。其中的秘訣在于，設(shè)計(jì)者可以把自己的想法編成程序代碼，然后讓FPGA芯片去實(shí)現(xiàn)。猶他州的StarBridgeSystems公司聲稱已經(jīng)解決了這一問(wèn)題。該公司使用FPGA和自己的Viva編程語(yǔ)言開發(fā)出了“超級(jí)電腦（hypercomputer）：“運(yùn)行速度無(wú)與倫比”。對(duì)該超級(jí)電腦進(jìn)行測(cè)試的美國(guó)國(guó)家航空航天局（NASA）科學(xué)家表示，這一產(chǎn)品的性能令人過(guò)目難忘。美國(guó)加州大學(xué)伯克利分校（UniversityofCalifornia,Berkeley）和楊百翰大學(xué)（BrighamYoungUniversity）的研究員也正在設(shè)計(jì)基于FPGA的電腦，這些電腦可在運(yùn)行中實(shí)現(xiàn)動(dòng)態(tài)重配置。這對(duì)定位危險(xiǎn)目標(biāo)等軍事應(yīng)用和面容識(shí)別一類的計(jì)算密集型安全應(yīng)用十分有用。1.超大規(guī)模可編程邏輯器件2.半定制或全定制ASIC3.混合ASIC1.2EDA技術(shù)實(shí)現(xiàn)目標(biāo)1.3硬件描述語(yǔ)言VHDL

硬件描述語(yǔ)言是EDA技術(shù)的重要組成部分，VHDL是作為電子設(shè)計(jì)主流硬件的描述語(yǔ)言。

VHDL語(yǔ)言具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。

用VHDL進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過(guò)多的時(shí)間和精力。1.4VHDL綜合

設(shè)計(jì)過(guò)程中的每一步都可稱為一個(gè)綜合環(huán)節(jié)。

(1)

從自然語(yǔ)言轉(zhuǎn)換到VHDL語(yǔ)言算法表示，即自然語(yǔ)言綜合；

(2)從算法表示轉(zhuǎn)換到寄存器傳輸級(jí)(RegisterTransportLevel，RTL)，即從行為域到結(jié)構(gòu)域的綜合，即行為綜合；

(3)RTL級(jí)表示轉(zhuǎn)換到邏輯門(包括觸發(fā)器)的表示，即邏輯綜合；

1.4VHDL綜合

設(shè)計(jì)過(guò)程中的每一步都可稱為一個(gè)綜合環(huán)節(jié)。

(4)

從邏輯門表示轉(zhuǎn)換到版圖表示(ASIC設(shè)計(jì))，或轉(zhuǎn)換到FPGA的配置網(wǎng)表文件，可稱為版圖綜合或結(jié)構(gòu)綜合。有了版圖信息就可以把芯片生產(chǎn)出來(lái)了。有了對(duì)應(yīng)的配置文件，就可以使對(duì)應(yīng)的FPGA變成具有專門功能的電路器件。C、ASM...程序CPU指令/數(shù)據(jù)代碼：0100101000101100軟件程序編譯器

COMPILER編譯器和綜合功能比較VHDL/VERILOG.程序

硬件描述語(yǔ)言綜合器

SYNTHESIZER為ASIC設(shè)計(jì)提供的電路網(wǎng)表文件（a）軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程（b）硬件語(yǔ)言設(shè)計(jì)目標(biāo)流程VHDL綜合器運(yùn)行流程1.5基于VHDL的自頂向下設(shè)計(jì)方法自頂向下的設(shè)計(jì)流程:1.6EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較手工設(shè)計(jì)方法的缺點(diǎn)是：

1)復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難。

2)如果某一過(guò)程存在錯(cuò)誤，查找和修改十分不便。

3)設(shè)計(jì)過(guò)程中產(chǎn)生大量文檔，不易管理。

4)對(duì)于集成電路設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過(guò)程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差。

5)只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測(cè)。EDA技術(shù)有很大不同：

1)采用硬件描述語(yǔ)言作為設(shè)計(jì)輸入。

2)庫(kù)(Library)的引入。

3)設(shè)計(jì)文檔的管理。

4)強(qiáng)大的系統(tǒng)建模、電路仿真功能。

5)具有自主知識(shí)產(chǎn)權(quán)。

6)開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化以及IP核的可利用性。

7)適用于高效率大規(guī)模系統(tǒng)設(shè)計(jì)的自頂向下設(shè)計(jì)方案。

8)全方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和測(cè)試技術(shù)。

9)對(duì)設(shè)計(jì)者的硬件知識(shí)和硬件經(jīng)驗(yàn)要求低。10)高速性能好。11)純硬件系統(tǒng)的高可靠性。1.7EDA的發(fā)展趨勢(shì)

系統(tǒng)集成芯片成為IC設(shè)計(jì)的發(fā)展方向，這一發(fā)展趨勢(shì)表現(xiàn)在如下幾個(gè)方面：超大規(guī)模集成電路的集成度和工藝水平不斷提高，深亞微米(Deep-Submicron)工藝，如0.18μm，0.13μm已經(jīng)走向成熟，在一個(gè)芯片上完成的系統(tǒng)級(jí)的集成已成為可能。市場(chǎng)對(duì)電子產(chǎn)品提出了更高的要求，如必須降低電子系統(tǒng)的成本，減小系統(tǒng)的體積等，從而對(duì)系統(tǒng)的集成度不斷提出更高的要求。高性能的EDA工具得到長(zhǎng)足的發(fā)展，其自動(dòng)化和智能化程度不斷提高，為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境。計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SoC設(shè)計(jì)提供了物理基礎(chǔ)。EDA實(shí)驗(yàn)的3個(gè)層次1、邏輯行為的實(shí)現(xiàn)

（特點(diǎn)：非EDA技術(shù)及相關(guān)器件也能實(shí)現(xiàn)，無(wú)法體現(xiàn)EDA技術(shù)的優(yōu)勢(shì)）2、控制與信號(hào)傳輸功能的實(shí)現(xiàn)（特點(diǎn)：必須使用EDA技術(shù)才也能實(shí)現(xiàn)，能體現(xiàn)EDA技術(shù)的優(yōu)勢(shì)，是電子設(shè)計(jì)競(jìng)賽賽題最有可能出題的功能范圍，值得重視?。?/p>

3、算法的實(shí)現(xiàn)（特點(diǎn)：使用硬件方式取代由傳統(tǒng)CPU完成的許多算法功能，實(shí)現(xiàn)高速性能）

主要包括原數(shù)字電路中的實(shí)驗(yàn)項(xiàng)目，如：簡(jiǎn)單譯碼器、簡(jiǎn)單計(jì)數(shù)器、紅綠交通燈控制、表決器、顯示掃描器、電梯控制、乒乓球游戲、數(shù)字鐘表、普通頻率計(jì)、等等純邏輯行為實(shí)現(xiàn)方面的電路的設(shè)計(jì)，時(shí)鐘頻率低。

如：高速信號(hào)發(fā)生器（含高速D/A輸出）、PWM、FSK/PSK、A/D采樣控制器、數(shù)字頻率合成、數(shù)字PLL、FIFO、RS232或PS/2通信、VGA顯示控制電路、邏輯分析儀、存儲(chǔ)示波器、虛擬儀表、圖像采樣處理和顯示、機(jī)電實(shí)時(shí)控制系統(tǒng)、FPGA與單片機(jī)綜合控制等電路的設(shè)計(jì)。

如：離散FFT變換、數(shù)字濾波器、浮點(diǎn)乘法器、高速寬位加法器、數(shù)字振蕩器、DDS、編碼譯碼和壓縮、調(diào)制解調(diào)器、以太網(wǎng)交換機(jī)、高頻端DSP（現(xiàn)代DSP）、基于FPGA的嵌入式系統(tǒng)、SOPC/SOC系統(tǒng)、實(shí)時(shí)圖象處理、大信息流加解密算法實(shí)現(xiàn)等電路的設(shè)計(jì)，嵌入式ARM、含CPU軟核Nios的軟硬件聯(lián)合設(shè)計(jì)。時(shí)鐘頻率一般在50MHz以上

現(xiàn)代DSP

技術(shù)簡(jiǎn)介DSP設(shè)計(jì)技術(shù)演進(jìn)(1)專用數(shù)字信號(hào)處理機(jī)數(shù)字信號(hào)處理器DSP超大規(guī)模可編程硬件實(shí)現(xiàn)■專用數(shù)字信號(hào)處理機(jī)（早期）如FFT機(jī)，只適用于某一特定的信號(hào)處理應(yīng)用。優(yōu)點(diǎn)：速度快、實(shí)時(shí)性強(qiáng)缺點(diǎn)：系統(tǒng)規(guī)模小、通用性差、電路不靈活無(wú)法面向用戶，按照用戶的要求改變?cè)O(shè)計(jì)結(jié)構(gòu)，和功能特性DSP設(shè)計(jì)技術(shù)演進(jìn)(2)■數(shù)字信號(hào)處理器（DSP）如TI公司的TMS320系列。適用于語(yǔ)音處理、窄帶通信、低速圖像處理。優(yōu)點(diǎn)：速度快、軟件實(shí)現(xiàn)、靈活性高、便于實(shí)現(xiàn)復(fù)雜算法缺點(diǎn)：實(shí)時(shí)性差（但在多數(shù)情況下滿足要求。也推出了高性能的DSP，如TI的C6x系列）DSP設(shè)計(jì)技術(shù)演進(jìn)(3)■超大規(guī)?？删幊逃布?shí)現(xiàn)（FPGA）如Altera公司的APEX、APEXII、Stratix系列等，開

發(fā)工具包為DSPBuilder。適用于寬帶通信、高速圖像處理。優(yōu)點(diǎn)：速度最快、可編程邏輯實(shí)現(xiàn)、靈活性高、實(shí)時(shí)性強(qiáng)缺點(diǎn)：同DSP軟件相比，實(shí)現(xiàn)相同算法需要更高成本。但在高速、實(shí)時(shí)性要求的應(yīng)用中，如軟件無(wú)線電的數(shù)字中頻處理中，已成為必不可少、非此莫屬了！DSP設(shè)計(jì)技術(shù)演進(jìn)(4)1.6EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較FPGA和DSP芯片實(shí)現(xiàn)FIR濾波器的速度對(duì)比8位FIR濾波器階數(shù)FPGA的處理速度單位：MSPS達(dá)到相當(dāng)速度所需DSP芯片的指令執(zhí)行速度單位：MIPS8 16 24 32104

101

103

105832

1616

2472

33601.6EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較實(shí)現(xiàn)16階8位FIR濾波器綜合性能對(duì)比DSP設(shè)計(jì)新工具-DSPBuilder(1)Altera公司DSPBuilder，支持Altera公司超大規(guī)模FPGA，整合了整個(gè)DSP設(shè)計(jì)與實(shí)現(xiàn)的流程。主要包含：1、MATLAB/Simulink仿具庫(kù)支持、2、Simulink模型到VHDL的設(shè)計(jì)轉(zhuǎn)換支持、設(shè)計(jì)的VHDL綜合、3、ModelSimVHDL仿真庫(kù)支持、4、FPGA的后端布局布線。

通過(guò)SignalCompiler，DSPBuilder將MATLAB/Simulink系統(tǒng)仿真、VHDL綜合器、QuartusII工具緊密結(jié)合在一起，大大簡(jiǎn)化了DSP的設(shè)計(jì)與實(shí)現(xiàn)流程，具有劃時(shí)代的意義。DSP設(shè)計(jì)新工具-DSPBuilder(2)DSPBuilder提供了從MATLAB/Simulink、VHDL綜合、VHDL仿真、FPGA實(shí)現(xiàn)的統(tǒng)一的庫(kù)支持。使仿真驗(yàn)證與設(shè)計(jì)最大程度的簡(jiǎn)化。DSPBuilder支持完全基于IPCore的設(shè)計(jì)。除了數(shù)字信號(hào)處理所需要的絕大多數(shù)的Core之外，還支持Altera公司的其它MegaCore，使設(shè)計(jì)更為容易。支持的MegaCore如下：

FFTCompiler

FIRCompiler

IIRCompiler

NCOCompiler

Reed-SolomonCompiler

SymbolInterleaver/Deinterleaver

ViterbiCompiler現(xiàn)代DSP設(shè)計(jì)技術(shù)-DSPBuilder設(shè)計(jì)流程系統(tǒng)設(shè)計(jì)、系統(tǒng)仿真Matlab/Simulink將設(shè)計(jì)轉(zhuǎn)換為HDL