EDA試驗報告摘要(五篇)

本文格式為Word版，下載可任意編輯——EDA試驗報告摘要(五篇)隨著社會一步步向前發(fā)展，報告不再是罕見的東西，多數(shù)報告都是在事情做完或發(fā)生后撰寫的。那么，報告終究怎么寫才適合呢？下面是我為大家整理的報告范文，僅供參考，大家一起來看看吧。

EDA試驗報告摘要篇四

eda課程試驗報告

移位相加8位硬件乘法器電路計

ou1

移位相加硬件乘法器設(shè)計

一．試驗?zāi)康?/p>

1、學(xué)習(xí)移位相加8位硬件乘法器電路設(shè)計；

2、學(xué)習(xí)應(yīng)用eda技術(shù)進(jìn)行項目設(shè)計的能力

二．試驗原理

該乘法器是由8位加法器構(gòu)成的以時序方式設(shè)計的8位乘法器。其乘法原理是：乘法通過逐項移位相加原理來實現(xiàn)，從被乘數(shù)的最低位開始，若

為1，則乘數(shù)左移后與上一次的和相加；若為0，左移后以全零相加，直至被乘數(shù)的最高位。

試驗箱內(nèi)部結(jié)構(gòu)圖

：

三．試驗設(shè)備

1.安裝quartusii軟件的pc一臺；

2.試驗箱一個四．試驗步驟

1.輸入以下vhdl程序：

2.編譯程序，并連接試驗箱并下載3.在試驗箱上按以下要求進(jìn)行設(shè)置：

①選擇模式1②clkk控制移位相加速度，接clock0=4hz③a[7..0]、b[7..0]輸入數(shù)據(jù)顯示于此4個數(shù)碼管上

④dout[15..0]接數(shù)碼管8/7/6/5，顯示16位乘積：pio31—pio16⑤接鍵8（pio49）：高電平清0，低電平計算允許

⑥a[7..0]接鍵2/1，輸入8位乘數(shù)pio7—pio0（模式1）⑦b[7..0]接鍵2/1，輸入8位被乘數(shù)pio7—pio0（模式1）

五．試驗結(jié)果

試驗程序編譯運(yùn)行后rtl電路圖

ou1）2

（模式

試驗rtl電路

a[7..0]接鍵2/1，輸入8位乘數(shù)：a2（十六進(jìn)制）b[7..0]接鍵4/3，輸入8位被乘數(shù)：33（十六進(jìn)制）可得結(jié)果dout[15..0]：2046（十六進(jìn)制）六：心得體會

通過電子設(shè)計的數(shù)字部分eda設(shè)計，我們把握了系統(tǒng)的數(shù)字電子設(shè)計的方法，也知道了試驗調(diào)試適配的具體操作方法。

通過試驗，進(jìn)一步加深了對eda的了解，讓我對它有了濃重的興趣。但是在調(diào)試程序時，遇到了不少問題，編譯下載程序時，總是有錯誤，在細(xì)心的檢查下，終究找出了錯誤和警告，排除困難后，程序編譯就通過了，心里終究舒了一口氣。

ou3

EDA試驗報告摘要篇五

eda試驗報告

張佳興2220231738電氣工程及其自動化1班

一、verilog語言反應(yīng)硬件特性舉例

cc(clk,en,cout)、input、output，這三個語句用verilog語言定義了一個規(guī)律器件，module后邊括號內(nèi)為端口名稱，每個端口都對應(yīng)硬件的一個引腳，引腳的輸入輸出性質(zhì)都由input、output所定義，c語言中對變量的定義，都是int等反應(yīng)數(shù)據(jù)大小的數(shù)據(jù)類型，不能反映硬件特性。

寄放器類型，表示一個具有保持作用的數(shù)據(jù)儲存單元，它只能在always語句和initial語句中被賦值，并且它的值從一個賦值到另一個賦值被保存下來。這種類型就和實際芯片中的寄放器作用一樣，可以將其中數(shù)據(jù)狀態(tài)保存一定時間，c語言中沒有這一類型。

語句當(dāng)其檢測到適當(dāng)狀態(tài)時，執(zhí)行其中內(nèi)容。always@（posedgeclk）語句就說明，檢測到高電平執(zhí)行，和實際芯片引腳狀態(tài)變化引起內(nèi)部變化原理一致，c語言中沒有過程賦值這種語句，c中也沒有對高低電平、上升下降沿的判斷條件。

g語言中的模塊例化，將各個模塊程序在例化程序里結(jié)合起來，在硬件層面就相當(dāng)于將各個小的模塊相互連接，構(gòu)成一個大的模塊，c語言中類似的形式是函數(shù)，一個函數(shù)可以有子函數(shù)，但是c中的函數(shù)不能反應(yīng)硬件特性。

二、數(shù)字頻率計設(shè)計與調(diào)試總結(jié)

在進(jìn)行課程設(shè)計的過程中我遇到了以下幾點困難：

1.在最初設(shè)計時，沒能利用硬件的思想來設(shè)計這個題目，導(dǎo)致頻率頻率計數(shù)的規(guī)律控制部分設(shè)計不清。在參考老師所提供的框圖后了解應(yīng)將規(guī)律控制部分單獨設(shè)計成一個模塊，通過en和clr來控制計數(shù)，這樣技術(shù)部分就可以將之前的試驗內(nèi)容移植過來，十分簡便。

2.在設(shè)計過程中的，鎖存部分原理沒有搞懂。依照老師的框圖，從前向后分析，發(fā)現(xiàn)鎖存的時鐘clk是之前規(guī)律控制部分的lock引腳所提供，這樣就將每個周期所計得的頻率結(jié)果在同一個時序通過鎖存器向后傳輸。

3.配置引腳時出錯，將數(shù)碼管的位選引腳順序弄反，導(dǎo)致數(shù)碼管顯示錯誤。細(xì)心檢查，發(fā)現(xiàn)錯誤，改正后正常運(yùn)行。4.在拓展功能一的設(shè)計中，將十分頻部分弄錯，最終出來的結(jié)果和預(yù)期差了一些。在當(dāng)堂試驗課中，這個錯誤我沒能及時改正，回來之后，我對應(yīng)程序認(rèn)真檢查，發(fā)現(xiàn)我的十分頻，被我設(shè)計成了逢9進(jìn)1，導(dǎo)致最終結(jié)果錯誤。

5.發(fā)現(xiàn)了自己好多語法問題，譬如在過程賦值中對wire類型數(shù)據(jù)進(jìn)行賦值導(dǎo)致錯誤，module定義的模塊名稱沒有和文件名稱對應(yīng)導(dǎo)致錯誤等，最終我通過ppt及網(wǎng)絡(luò)途徑解決了這些問題。

在這次試驗中，基本功能全部實現(xiàn)，并且是我自行制作，拓展功能一，同樣是我自行完成，不過我當(dāng)時得到的結(jié)果有誤差，試驗后我已經(jīng)發(fā)現(xiàn)了問題，改正了錯誤。拓展功能二沒有實現(xiàn)。

三、對課程的建議

1.我希望老師以后的試驗過程中能夠有一個答疑環(huán)節(jié)，在試驗前，我們可以對預(yù)習(xí)中不懂的部分進(jìn)行提問。

2