FPGA與PCB板焊接連接失效分析

精品文檔-下載后可編輯FPGA與PCB板焊接連接失效分析大多數(shù)的電子系統(tǒng)中，包括很多商用和國防領(lǐng)域都在使用FPGA，并且多數(shù)FPGA使用的是BGA封裝形式。

BGA一出現(xiàn)便成為CPU、南北橋等VLSI芯片的高密度、高性能、多功能及高I/O引腳封裝的選擇。其特點(diǎn)有：

1.I/O引腳數(shù)雖然增多，但引腳間距遠(yuǎn)大于QFP，從而提高了組裝成品率；

2.雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，簡稱C4焊接，從而可以改善它的電熱性能：

3.厚度比QFP減少1/2以上，重量減輕3/4以上；

4.寄生參數(shù)減小，信號傳輸延遲小，使用頻率大大提高；

5.組裝可用共面焊接，可靠性高；

6.BGA封裝仍與QFP、PGA一樣，占用基板面積過大；

美國銳拓集團(tuán)公司（Ridgetop-Group）開發(fā)了SJ-BIST解決方案，來解決關(guān)鍵設(shè)備由于焊接而導(dǎo)致的故障。作為一系列的故障預(yù)測產(chǎn)品中的一員，SJ-BIST對工作中的FPGA的焊接失效提供了實(shí)時檢測手段。

焊接點(diǎn)故障失效經(jīng)常發(fā)生在FGPA,在所有類型的商業(yè)和國防產(chǎn)品中。當(dāng)FPGA被封裝在BGA封裝件中后，F(xiàn)PGA很容易受焊接連接失效的影響。焊接失效的原因不能被孤立出來，早期檢測發(fā)現(xiàn)是非常困難的，間歇性的故障會隨著時間的升級直到設(shè)備提供不可靠的性能或無法操作。不過，正如經(jīng)常發(fā)生的情況，這個問題也是可以解決的，它就是Ridgetop-GroupSJ-BIST.

通常意義上講，焊接失效就是焊接接頭由于各種因素，在一定條件下斷裂（如：應(yīng)力、溫度、材質(zhì)、焊接質(zhì)量和實(shí)際使用工況條件等）。接頭一旦失效，就會使相互緊密聯(lián)系成一體的構(gòu)件局部分離、撕裂并擴(kuò)展，造成焊接結(jié)構(gòu)損壞，致使設(shè)備停機(jī)，影響正常生產(chǎn)。

有哪些因素可造成焊接連接失效呢？

常見失效原因：

1）應(yīng)力相關(guān)的失效--針對工作中的器件

通常情況下，材料本身的缺陷（如化學(xué)成分的不均勻性、局部微觀裂紋），焊縫由于各種原因產(chǎn)生的冷熱裂紋、未焊透、夾渣、氣孔及咬邊等，焊接過程中近縫區(qū)較高的殘余應(yīng)力（包括焊縫及熱影響區(qū)相變的組織應(yīng)力），以及焊接過程高溫下的組織軟化和冷卻后產(chǎn)生的脆化等，都是造成接頭失效的根源，也為接頭的脆斷或擴(kuò)展提供了條件。

現(xiàn)行的預(yù)測焊接連接失效的方法是統(tǒng)計(jì)退化模型。但是，由于統(tǒng)計(jì)在大量樣品存在時才具有實(shí)際意義，基于統(tǒng)計(jì)的模型充其量也只能是一種權(quán)宜的解決辦法。銳拓集團(tuán)公司的SJ-BIST可以提供一個直接的，實(shí)時的衡量和預(yù)測焊接連接失效的手段。

2）與制造生產(chǎn)相關(guān)的故障

因?yàn)楹附狱c(diǎn)失效也發(fā)生在生產(chǎn)制造過程中。Ridegtop-GroupSJ-BIST可以監(jiān)測到未安裝好的FPGA。這些與制造業(yè)相關(guān)的故障有它自己的一套檢測的挑戰(zhàn)。目視檢查是目前所采用的確定在制造環(huán)境中的失效的方法。主要的缺點(diǎn)是無法進(jìn)行測試和檢查焊點(diǎn)。

目視檢查僅限于FPGA的外排的焊接點(diǎn)，而電路板尺寸和其他表面安裝元件限制了更進(jìn)一步的視野。隨著BGA封裝陣列密度的增加，焊接球的偏差變得更嚴(yán)格。在細(xì)間距的BGA封裝中，有數(shù)以千計(jì)1.0毫米間距和0.60毫米球直徑的焊接球。在這些條件下，焊盤的諧調(diào)和焊接的不充分成為焊盤的斷開和部分?jǐn)嚅_的故障的主要成因。當(dāng)焊接不浸濕焊盤時，即使百分之百的x射線的檢查是不能保證找到焊點(diǎn)斷裂。涉及焊球并粘貼毛細(xì)滲透到鍍通孔的另一種缺陷是不容易識別，甚至還與X線成像。

作為一個內(nèi)嵌式軟核，Ridgetop-GroupSJ-BIST是在生產(chǎn)制造環(huán)境中真正適合PCB-FPGA監(jiān)測。

BGA封裝連接失效（用于熱循環(huán)）的定義：

業(yè)界關(guān)于BGA封裝連接失效的定義是：

１。大于300歐姆的峰值電阻持續(xù)200納秒或更長時間。

２。個失效事件發(fā)生后在10%的時間內(nèi)發(fā)生10個或更多個失效事件。

焊接失效的類型：

1）焊接球裂縫

隨著時間的推移，焊接部位會因?yàn)槔鄯e應(yīng)力的損傷而產(chǎn)生裂縫。裂縫常見于器件與PCB焊接的邊緣。裂縫會造成焊接球與BGA封裝器件或PCB板的部分分開。一種典型的裂縫位置在BGA封裝和焊接球之間，另一種典型的裂縫在PCB和焊接球之間。對已有裂縫的焊接球的繼續(xù)損傷就會導(dǎo)致另一種類型的失效-焊接球斷裂。

2）焊接球斷裂

一旦有了裂縫，后繼的應(yīng)力會導(dǎo)致焊接球斷裂。斷裂造成焊接球和PCB完全分開，從而導(dǎo)致較長時間的開路狀態(tài)，斷裂面的污染和被氧化。終造成從退化的連接到短時間間歇性的開路一直到較長時間開路。

3）缺少焊接球

導(dǎo)致裂縫，終形成斷裂的后續(xù)機(jī)械應(yīng)力還有可能導(dǎo)致斷裂的焊接球的錯位。缺失的焊接球不僅使該引腳的連接失效，而且錯位的焊接球可能會停留在另一個位置而導(dǎo)致另一個電路的不可想像的短路。

焊接球失效的電信號表現(xiàn)

焊接球斷裂處定期的開開合合會導(dǎo)致間歇性電信號故障。震動，移動，溫度變化，或其他應(yīng)力可以使斷裂的焊接球開開合合，從而導(dǎo)致電信號的間歇性故障。PCB廠使用的易彎曲的材料使這種間歇性信號也成為可能，例如震動應(yīng)力造成的斷裂開開合合，難以預(yù)測的開開合合的焊接球電路導(dǎo)致間歇性信號，這種間歇性故障很難被診斷。另外，F(xiàn)PGA周圍的I/O緩沖電路使測量焊接網(wǎng)絡(luò)的電阻值幾乎不可能。在工作的FPGA中出現(xiàn)故障的器件可能會在測試床上沒有任何故障發(fā)現(xiàn)（NTF）就通過測試，因?yàn)楹附犹帟簳r連接上了。很多用戶發(fā)現(xiàn)FPGA工作不正常，用手按一P下，F(xiàn)PGA就工作正常了，也是因?yàn)檫@個原因。

解決方案：SJ-BIST實(shí)時檢測焊接狀態(tài)

在美國銳拓集團(tuán)公司（Ridgetop-Group）的創(chuàng)新發(fā)明之前，沒有很好的，已知的辦法檢測工作中的FPGA的應(yīng)力失效。目前生產(chǎn)制造中使用的目檢，光學(xué)，X-光和可靠性測試等技術(shù)很難奏效，因?yàn)榉从碁殡娦盘柺У墓收显谄骷]有加電源的情況下基本上是看不到的。通過對將要發(fā)生的失效的早期檢測，SJ-BIST支持基于條件（condition-based）的設(shè)備維護(hù)并能減少間歇性失效。其卓越的靈敏度和度使SJ-BIST可以在兩個時鐘周期內(nèi)發(fā)現(xiàn)和低至100歐姆的高電阻失效而且沒有誤報(bào)警。作為一個可縮放的解決方案，它可以附加在用戶的現(xiàn)存的測試中樞，不會額外增加資源。

銳拓集團(tuán)公司的SJ-BIST是一個可以授權(quán)使用的知識產(chǎn)權(quán)內(nèi)核。它的安裝不需要工具和設(shè)備。它是一個Verilog軟內(nèi)核可以集成在用戶的FPGA中，只需在PCB上增加一個小電容以及在現(xiàn)有的測試程序中增加一小段代碼。在某些情況下，甚至電容也是不需要的。SJ-BIST會占用現(xiàn)有FPGA的門，250FPGA門就足夠了。

SJ-BIST是汽車，工業(yè)控制和