微系統(tǒng)封裝基礎(chǔ)

微系統(tǒng)封裝基礎(chǔ)第1頁(yè)，共101頁(yè)，2023年，2月20日，星期六焊球陣列(BGA)封裝(BallGridArray)芯片尺寸封裝(CSP:ChipScalePackage)圓片級(jí)封裝(WLP:

WaferLevelPackage)多芯片模塊（MCM:Mulit-chipModule)3維封裝(3DPackage)系統(tǒng)級(jí)封裝(SIP：SystemInPackage)

SOP:SystemOnPackage新技術(shù)第2頁(yè)，共101頁(yè)，2023年，2月20日，星期六第3頁(yè)，共101頁(yè)，2023年，2月20日，星期六3DICswithout3DSystemsCreatesGapComponentDensityorSource:IBM,Intel1081071051041031021019711980199520201061010109108107106105104103SystemIntegrationLawGap:

104x}19900.3mmComponentdensitySMTPTHMILLISCALETransistors/cm3Moore’sLawforICsMoore’sLawForICsto32mmMCM,3D,SIP第4頁(yè)，共101頁(yè)，2023年，2月20日，星期六3.1焊球陣列封裝（BGA:ballgridarray）·定義I/O端是焊料球（Solderball），并呈陣列排列。即采用多功能、焊球陣列技術(shù)取代了傳統(tǒng)的引線框式.第5頁(yè)，共101頁(yè)，2023年，2月20日，星期六·種類

按基材不同分：塑料BGA(PBGA)，陶瓷BGA（CBGA）、帶式BGA（TBGA）、金屬BGA（MBGA）·特點(diǎn)能安排更多的I/O，且可用于MCM（多芯片模塊)，I/O端子數(shù)已經(jīng)超過(guò)2600QFPBGA第6頁(yè)，共101頁(yè)，2023年，2月20日，星期六邊長(zhǎng)節(jié)距引腳(只)QFP32mm0.5mm208BGA31mm1.5mm4001mm900QFP(PlasticQuadFlatPackage)，引腳間距小，操作人員和設(shè)備的要求提高，精細(xì)技術(shù)的代價(jià)高,(1.0mm、0.8mm、0.65mm(304)、0.5mm、0.4mm、0.3mm多個(gè)規(guī)格)電子器件工程聯(lián)合會(huì)（JEDEC）制定的BGA物理標(biāo)準(zhǔn)中，規(guī)定BGA的球形引腳間距為：1.5mm;1.27mm和1.0mm第7頁(yè)，共101頁(yè)，2023年，2月20日，星期六技術(shù)關(guān)鍵焊球端子底面的高度偏差原因：基板翹曲225球、1.5mmBGA偏差130um在線檢測(cè)困難不能目檢探針檢查難于實(shí)現(xiàn)一般采用斷層X(jué)射線跟蹤檢測(cè)工藝CBGA焊點(diǎn)結(jié)構(gòu)圖由于BGA的引腳以陣列形式焊于PCB上，返修時(shí)難度較大。第8頁(yè)，共101頁(yè)，2023年，2月20日，星期六1、PBGA·結(jié)構(gòu)示意圖BT樹脂PBGA封裝，它采用BT樹脂／玻璃層壓板作為基板，以塑料環(huán)氧模塑混合物作為密封材料，焊球?yàn)楣簿Ш噶?3Sn37Pb或準(zhǔn)共晶焊料62Sn36Pb2Ag第9頁(yè)，共101頁(yè)，2023年，2月20日，星期六第10頁(yè)，共101頁(yè)，2023年，2月20日，星期六1、PBGA結(jié)構(gòu)中的BT樹脂／玻璃層壓板的熱膨脹系數(shù)CTE約為14ppm／℃，PCB板的約為17ppm／℃

，兩種材料的CTE比較接近，因而熱匹配性好。PBGA封裝的優(yōu)缺點(diǎn)2在回流焊過(guò)程中可利用焊球的自對(duì)準(zhǔn)作用，即熔融焊球的表面張力來(lái)達(dá)到焊球與焊盤的對(duì)準(zhǔn)要求。3成本低。4電性能良好。缺點(diǎn)：

對(duì)濕氣敏感，不適用于有氣密性要求和可靠性要求高的器件的封裝。優(yōu)點(diǎn)：第11頁(yè)，共101頁(yè)，2023年，2月20日，星期六2、CBGA它的基板是多層陶瓷，金屬蓋板用密封焊料焊接在基板上，用以保護(hù)芯片、引線及焊盤。封裝體尺寸為10-35mm，標(biāo)準(zhǔn)的焊球節(jié)距為1.5mm、1.27mm、1.0mm。第12頁(yè)，共101頁(yè)，2023年，2月20日，星期六焊球材料為高溫共晶焊料10Sn90Pb，焊球和封裝體的連接需使用低溫共晶焊料63Sn37Pb。（IBM）

第13頁(yè)，共101頁(yè)，2023年，2月20日，星期六第14頁(yè)，共101頁(yè)，2023年，2月20日，星期六CCGACBGA的擴(kuò)展第15頁(yè)，共101頁(yè)，2023年，2月20日，星期六CBGA封裝的優(yōu)缺點(diǎn)1氣密性好，抗?jié)駳庑阅芨?，因而封裝組件的長(zhǎng)期可靠性高。

2與PBGA器件相比，電絕緣特性更好。

3與PBGA器件相比，封裝密度更高。

4散熱性能優(yōu)于PBGA結(jié)構(gòu)。優(yōu)點(diǎn)：缺點(diǎn)：1由于陶瓷基板和PCB板的熱膨脹系數(shù)CTE相差較大A1203陶瓷基板的CTE約為7ppm／℃，PCB板的CTE約為17ppm／℃，因此熱匹配性差，焊點(diǎn)疲勞是其主要的失效形式。

2與PBGA器件相比，封裝成本高。第16頁(yè)，共101頁(yè)，2023年，2月20日，星期六3、TBGATBGA的載體為銅／聚酰亞胺／銅的雙金屬層帶(載帶)。載體上表面分布的銅導(dǎo)線起傳輸作用，下表面的銅層作地線。硅片與載體實(shí)現(xiàn)互連后，將硅片包封起到保護(hù)作用。載體上的過(guò)孔實(shí)現(xiàn)上下表面的導(dǎo)通，利用類似金屬絲壓焊技術(shù)在過(guò)孔焊盤上形成焊球陣列。焊球間距有1.0mm、1.27mm、1.5mm幾種。第17頁(yè)，共101頁(yè)，2023年，2月20日，星期六TBGA封裝的優(yōu)缺點(diǎn)1對(duì)濕氣敏感;2不同材料的多級(jí)組合對(duì)可靠性產(chǎn)生不利的影響。優(yōu)點(diǎn)：缺點(diǎn)：1封裝輕、小;2電性能良;3組裝過(guò)程中熱匹配性好;4散熱性能優(yōu)于PBGA結(jié)構(gòu)。第18頁(yè)，共101頁(yè)，2023年，2月20日，星期六第19頁(yè)，共101頁(yè)，2023年，2月20日，星期六·定義封裝后的IC尺寸邊長(zhǎng)不大于芯片的1.2倍，IC面積只比裸片（Die）大不超過(guò)1.4倍?！しN類

按設(shè)計(jì)、材料、應(yīng)用的不同分：引線框架型（leadframe）、柔型基板型（Flex）、硬質(zhì)基板型（rigid）、圓片級(jí)型（WL）和疊層CSP?！ぬ攸c(diǎn)1.滿足了芯片I/O引腳不斷增加的需要。

2.芯片面積與封裝面積之間的比值很小。

3.極大地縮短延遲時(shí)間。3.2芯片尺寸封裝（CSP:chipscalepackage）第20頁(yè)，共101頁(yè)，2023年，2月20日，星期六DIPPGAPLCCPQFPBGACSP引線數(shù)2000節(jié)距(mm)2.542.541.271.271.00.81.271.00.80.50.50.30.25引線長(zhǎng)度4.6φ0.89或更小φ0.3或更小高度50um第21頁(yè)，共101頁(yè)，2023年，2月20日，星期六CSP基本結(jié)構(gòu)圖互連層是通過(guò)載帶自動(dòng)焊接（TAB）、引線鍵合（WB）、倒裝芯片（FC）等方法來(lái)實(shí)現(xiàn)芯片與焊球（或凸點(diǎn)、焊柱）之間內(nèi)部連接的，是CSP封裝的關(guān)鍵組成部分第22頁(yè)，共101頁(yè)，2023年，2月20日，星期六第23頁(yè)，共101頁(yè)，2023年，2月20日，星期六1.引線框架型（leadframe）底部引線塑料封裝(BLP)代表廠商有富士通、日立、Rohm、高士達(dá)（Goldstar）等等引線框通常是金屬制的,外層的互連已做在引線框上。第24頁(yè)，共101頁(yè)，2023年，2月20日，星期六2.柔性基板CSP最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣（GE）和NEC。該類CSP采用PI或與TAB工藝中相似的帶狀材料作墊片,內(nèi)層互連采用TAB、FC或WB。第25頁(yè)，共101頁(yè)，2023年，2月20日，星期六3.剛性基板CSP代表廠商有摩托羅拉、索尼、東芝、松下等等利用基板的剛性將在芯片四周分布的很窄節(jié)距焊盤再分布成PCB板上較寬節(jié)距的面陣列焊盤該類CSP是用樹脂和陶瓷材料作墊片,內(nèi)層互連方式也有FC和WB兩種。第26頁(yè)，共101頁(yè)，2023年，2月20日，星期六第27頁(yè)，共101頁(yè)，2023年，2月20日，星期六該類CSP是在晶圓階段,利用芯片間較寬的劃片槽,在其中構(gòu)造周邊互連,隨后用玻璃、硅、樹脂、陶瓷等材料包封而完成的4.圓片級(jí)CSP（WLCSP）投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。前面幾類CSP：分割I(lǐng)C芯片引鍵合線模塑第28頁(yè)，共101頁(yè)，2023年，2月20日，星期六焊凸點(diǎn)高度在0.25mm-0.4mm凸點(diǎn)節(jié)距最小為0.4mm包括凸點(diǎn)在內(nèi)整個(gè)厚度小于1.0mm第29頁(yè)，共101頁(yè)，2023年，2月20日，星期六第30頁(yè)，共101頁(yè)，2023年，2月20日，星期六(1)如何解決與CSP相匹配的細(xì)間距高密度布線基片問(wèn)題;(2)焊接技術(shù),也就是焊接過(guò)程中工藝匹配的問(wèn)題。(3)不容忽視的還有包封技術(shù)。5.CSP芯片制作技術(shù)的關(guān)鍵第31頁(yè)，共101頁(yè)，2023年，2月20日，星期六開(kāi)發(fā)引線鍵合產(chǎn)品需要開(kāi)發(fā)的封裝技術(shù)(a)短引線鍵合技術(shù)在基片封裝中,封裝基片比芯片尺寸稍大,置于引線框架中,引線框架的鍵合焊盤伸到了芯片上面,在鍵合時(shí),鍵合線都很短,而且弧線很低。而在鍵合引線很短時(shí),鍵合引線的弧線控制很困難。常規(guī)CSP第32頁(yè)，共101頁(yè)，2023年，2月20日，星期六塑封料在注塑成形時(shí)呈熔融狀態(tài)，是有黏度的運(yùn)動(dòng)流體，因此具有一定的沖力。沖力作用在金絲上，使金絲產(chǎn)生偏移，極端情況下金絲沖斷，就是所謂的沖絲。(b)包封技術(shù)在引線鍵合的包封中,不僅要解決倒裝片包封中的有關(guān)技術(shù)問(wèn)題,還要解決包封的沖絲問(wèn)題。(c)焊球安裝技術(shù)。第33頁(yè)，共101頁(yè)，2023年，2月20日，星期六開(kāi)發(fā)TAB鍵合產(chǎn)品需要開(kāi)發(fā)的封裝技術(shù)(a)TAB鍵合技術(shù)。(b)包封技術(shù)。(c)焊球安裝技術(shù)。第34頁(yè)，共101頁(yè)，2023年，2月20日，星期六開(kāi)發(fā)倒裝片鍵合CSP產(chǎn)品需要開(kāi)發(fā)的封裝技術(shù)（a）二次布線技術(shù)二次布線,就是把的周邊焊盤再分布成間距為微米左右的陣列焊盤。在對(duì)芯片焊盤進(jìn)行再分布時(shí),同時(shí)也形成了再分布焊盤的電鍍通道。(b)凸點(diǎn)形成電鍍金凸點(diǎn)或焊料凸點(diǎn)技術(shù)。在再分布的芯片焊盤上形成凸點(diǎn)。(c)包封技術(shù)。包封時(shí),由于包封的材料厚度薄,空洞、裂紋的存在會(huì)更嚴(yán)重的影響電路的可靠性(d)焊球安裝技術(shù)。第35頁(yè)，共101頁(yè)，2023年，2月20日，星期六第36頁(yè)，共101頁(yè)，2023年，2月20日，星期六第37頁(yè)，共101頁(yè)，2023年，2月20日，星期六開(kāi)發(fā)圓片級(jí)產(chǎn)品需要開(kāi)發(fā)的新技術(shù)(a)二次布線技術(shù)。(b)焊球制作技術(shù)。(c)包封技術(shù)。(d)圓片級(jí)測(cè)試和篩選技術(shù)。(e)圓片劃片技術(shù)。利用在圓片上的金屬層將在芯片四周分布的很窄的節(jié)距焊盤再分布成PCB板上較寬節(jié)距的面陣列焊盤第38頁(yè)，共101頁(yè)，2023年，2月20日，星期六第39頁(yè)，共101頁(yè)，2023年，2月20日，星期六CSP產(chǎn)品的封裝基片在CSP產(chǎn)品的封裝中,需要使用高密度多層布線的柔性基片、層壓樹脂基片、陶瓷基片。這些基片的制造難度相當(dāng)大。為了保證產(chǎn)品的長(zhǎng)期可靠性,在選擇材料或開(kāi)發(fā)新材料時(shí),還要考慮到這些材料的熱膨脹系數(shù)應(yīng)與硅片的相匹配。第40頁(yè)，共101頁(yè)，2023年，2月20日，星期六包封材料由于產(chǎn)品的尺寸小,在產(chǎn)品中,包封材料在各處的厚度都小。為了避免在惡劣環(huán)境下失效,包封材料的氣密性或與被包封的各種材料的粘附性必須良好有好的抗潮氣穿透能力,與硅片的熱膨脹匹配以及一些其它的相關(guān)性能。第41頁(yè)，共101頁(yè)，2023年，2月20日，星期六組裝產(chǎn)品的印制板問(wèn)題主要困難在于布線的線條窄,間距窄,還要制作一定數(shù)量的通孔,表面的平整性要求也較高。在選擇材料時(shí)還要考慮到熱膨脹性能。第42頁(yè)，共101頁(yè)，2023年，2月20日，星期六6.CSP封裝技術(shù)展望（1）標(biāo)準(zhǔn)化（2）可靠性（3）成本第43頁(yè)，共101頁(yè)，2023年，2月20日，星期六采用引線鍵合的柔性墊片CSP對(duì)由低到高的引腳數(shù)都適用,并且由于其低廉的價(jià)格,應(yīng)用也最廣。引線框架CSP主要用于低引腳數(shù)的場(chǎng)合,剛性墊片CSP用于中引腳數(shù)的場(chǎng)合隨著IC向高密度、高速度方向發(fā)展,未來(lái)器件對(duì)針腳數(shù)的要求會(huì)越來(lái)越高。預(yù)計(jì)到2000年,儲(chǔ)存器、高頻器件和邏輯器件將分別要求250、800和1000個(gè)I/O。模塑型CSP可以達(dá)到這么高的引腳數(shù)第44頁(yè)，共101頁(yè)，2023年，2月20日，星期六它的芯片互連與測(cè)試都是在圓片上完成的,之后再切片,進(jìn)行倒裝芯片組裝.3.3圓片級(jí)封裝（WLP：waferlevelpackage）第45頁(yè)，共101頁(yè)，2023年，2月20日，星期六第46頁(yè)，共101頁(yè)，2023年，2月20日，星期六加工工藝測(cè)試系統(tǒng)組裝第47頁(yè)，共101頁(yè)，2023年，2月20日，星期六第48頁(yè)，共101頁(yè)，2023年，2月20日，星期六第49頁(yè)，共101頁(yè)，2023年，2月20日，星期六3.4多芯片模塊/組件（MCM：mulit-chipmodule）·定義將2個(gè)以上的大規(guī)模集成電路裸芯片和其它微型元器件互連組裝在同一塊高密度多層基板上并封裝在同一管殼內(nèi)構(gòu)成功能齊全質(zhì)量可靠的電子組件MCM基板與芯片之間的互連方式第50頁(yè)，共101頁(yè)，2023年，2月20日，星期六第51頁(yè)，共101頁(yè)，2023年，2月20日，星期六第52頁(yè)，共101頁(yè)，2023年，2月20日，星期六（c）旨在高速度、高性能、高可靠和多功能，而不象一般混合IC技術(shù)以縮小體積重量為主。（b）MCM采用多塊裸芯片與多層布線基板并實(shí)現(xiàn)高密度互連。與傳統(tǒng)的混合IC主要區(qū)別（a）MCM組裝的是VLSI、ULSI、ASIC裸片而不是MSI等中小規(guī)模的集成電路。第53頁(yè)，共101頁(yè)，2023年，2月20日，星期六典型類型根據(jù)基板類型分為：MCM-L型MCM-C型MCM-D型MCM-Si型MCM-D/C第54頁(yè)，共101頁(yè)，2023年，2月20日，星期六1.MCM-L（Layered）型—層壓介質(zhì)高密度印刷板模塊。采用疊層結(jié)構(gòu)的印刷電路板作為互連襯底。第55頁(yè)，共101頁(yè)，2023年，2月20日，星期六特點(diǎn)：因有機(jī)基板介電常數(shù)小允許較大的特征尺寸對(duì)微波應(yīng)用有利；由于疊層式特點(diǎn)用MMCML易于實(shí)現(xiàn)多種封裝結(jié)構(gòu)；MCML基板比共燒陶瓷有較好的尺寸控制（燒制時(shí)的收縮）三種MCM中成本是最低關(guān)鍵技術(shù)：是要解決多層基板有線金屬與隔離介質(zhì)界面的效應(yīng)和互連通孔的技術(shù)第56頁(yè)，共101頁(yè)，2023年，2月20日，星期六2.MCM-C（Ceramic）型—基板材料是多層陶瓷，采用絲網(wǎng)印刷的方法將金屬導(dǎo)體印在瓷片上實(shí)現(xiàn)電氣互連然后經(jīng)過(guò)層壓排膠燒結(jié)等工藝做出散熱性能好機(jī)械強(qiáng)度高的多層共燒陶瓷基板。其布線間距可達(dá)200um,層數(shù)可達(dá)30層以上低溫共燒陶瓷（LTCC）基板（MCM-C）加工流程第57頁(yè)，共101頁(yè)，2023年，2月20日，星期六3.MCM-D(Depositedthinfilms)型—在聚合物或介質(zhì)材料薄膜上淀積金屬導(dǎo)線圖形MCM-D是三種基本類型中成本最高的一種主要是因?yàn)槠洳季€采用了與芯片制造相似的工藝?yán)霉饪碳夹g(shù)制作有線，雖然布線層數(shù)最少，因其線條細(xì)、間距小、布線度也最高，適用于高頻高速電路中。多層薄膜聚酰亞胺基板（MCM-D）加工流程第58頁(yè)，共101頁(yè)，2023年，2月20日，星期六混合型的MCM-D/C即共燒陶瓷上淀積薄膜型MCM-Si即在Si襯底上使用二氧化硅介質(zhì)三維(3D)MCM3.其他類型的MCM第59頁(yè)，共101頁(yè)，2023年，2月20日，星期六各類MCM特性比較第60頁(yè)，共101頁(yè)，2023年，2月20日，星期六·種類疊層型3D;埋置型3D;有源基板型3D。·定義在垂直于芯片表面的方向上堆疊,互連兩片以上裸片或器件的封裝.PCB板和封裝轉(zhuǎn)接板的布線限制，規(guī)定0.50或0.40毫米是CSP封裝最小的實(shí)用間距，這使得在X和Y方向上提高封裝密度非常困難。3.5三維立體封裝(3D)第61頁(yè)，共101頁(yè)，2023年，2月20日，星期六·特點(diǎn)體積小,電性能穩(wěn)定(信號(hào)傳輸延遲時(shí)間減小、低躁聲、低功耗）,多功能性、高可靠性和低成本性。*3D封裝內(nèi)的多個(gè)裸片僅需要一個(gè)基板，同時(shí)由于裸片間大量的互連是在封裝內(nèi)進(jìn)行，互連線的長(zhǎng)度大大減小，提高了器件的電性能。第62頁(yè)，共101頁(yè)，2023年，2月20日，星期六實(shí)現(xiàn)疊層型3D封裝的兩種方法：封裝內(nèi)的裸片堆疊封裝內(nèi)的封裝堆疊或稱封裝堆疊1.疊層型3D封裝

第63頁(yè)，共101頁(yè)，2023年，2月20日，星期六第64頁(yè)，共101頁(yè)，2023年，2月20日，星期六以錫球型態(tài)接合的疊層3D封裝

第65頁(yè)，共101頁(yè)，2023年，2月20日，星期六·因?yàn)槁闫询BCSP在開(kāi)發(fā)Z方向空間（即高度）的同時(shí)還保持了其X和Y方向上的元件大?。ê穸燃词乖黾右彩欠浅Ｐ。?，這種封裝已經(jīng)被很多手機(jī)應(yīng)用所接受。裸片堆疊CSP封裝的主要缺點(diǎn)是，如果堆疊中的一層集成電路出現(xiàn)問(wèn)題，所有堆疊的裸片都將失效?！し庋b堆疊使得能夠堆疊來(lái)自不同供應(yīng)商和混合集成電路技術(shù)的裸片，也允許在堆疊之前進(jìn)行預(yù)燒和檢測(cè)。第66頁(yè)，共101頁(yè)，2023年，2月20日，星期六裸片堆疊和封裝堆疊比較第67頁(yè)，共101頁(yè)，2023年，2月20日，星期六關(guān)鍵技術(shù)

1.芯片厚度的控制:晶圓的減薄,背面研磨到100微米以下.在晶片背面機(jī)械研磨過(guò)程中，硅晶粒形變很容易導(dǎo)致應(yīng)力。——引發(fā)裸片破裂、扭曲。

CMP，濕刻蝕和等離子刻蝕

50,極限10-20第68頁(yè)，共101頁(yè)，2023年，2月20日，星期六(a)支架型針腳焊(b)金楔焊(c)極低環(huán)路焊接2.引線焊接技術(shù):線焊技術(shù)是決定封裝堆疊模蓋最小高度和S-CSP裸片堆疊高度的一個(gè)關(guān)鍵因素。3.裸片堆疊技術(shù)

第69頁(yè)，共101頁(yè)，2023年，2月20日，星期六4.薄模成型技術(shù):為了能夠堆疊封裝，底部封裝模蓋的厚度必須小于頂部堆疊封裝焊接球支架的高度。對(duì)于球間距為0.5-0.8毫米的CSP，緊湊型產(chǎn)品中已經(jīng)廣泛采用0.2-0.4毫米的球支架高度

第70頁(yè)，共101頁(yè)，2023年，2月20日，星期六——在各類基板內(nèi)或多層布線介質(zhì)層中“埋置”R、C或IC等元器件，最上層再貼裝SMC/SMD來(lái)實(shí)現(xiàn)立體封裝。2.埋置型3D第71頁(yè)，共101頁(yè)，2023年，2月20日，星期六Si圓片規(guī)模集成(WLS)后的有源基板上再實(shí)行多層布線,最上層再貼裝SMC/SMD。3.有源基板型3D高導(dǎo)熱第72頁(yè)，共101頁(yè)，2023年，2月20日，星期六(1)復(fù)合基板材料，由熱固性樹脂及無(wú)機(jī)填料構(gòu)成。（2）電子元器件的埋入技術(shù)(3)內(nèi)部互連技術(shù)，一般是通過(guò)導(dǎo)電漿料填入導(dǎo)通孔來(lái)實(shí)現(xiàn)層間電氣互連。關(guān)鍵技術(shù)

第73頁(yè)，共101頁(yè)，2023年，2月20日，星期六·結(jié)構(gòu)示意圖第74頁(yè)，共101頁(yè)，2023年，2月20日，星期六4.可靠性問(wèn)題局部過(guò)熱，燒毀。溫度分布不均勻，差異過(guò)大，影響信號(hào)傳輸材料熱膨脹系數(shù)不匹配引起熱應(yīng)力，產(chǎn)生翹曲、裂紋4.可靠性問(wèn)題疊層封裝：三維熱場(chǎng)分析存在熱耦合，熱場(chǎng)分布與單熱源不同分析要點(diǎn)：第75頁(yè)，共101頁(yè)，2023年，2月20日，星期六一、使用低熱阻的基板;二、使用強(qiáng)風(fēng)冷或液冷卻劑為3D器件降溫;三、在疊層元件之間使用導(dǎo)熱通孔將內(nèi)部的熱量散至表面。3DMCM器件散熱的處理方法有三種:在實(shí)際的應(yīng)用中,根據(jù)不同散熱的情況可以選擇一種或幾種方案。第76頁(yè)，共101頁(yè)，2023年，2月20日，星期六3.6系統(tǒng)級(jí)封裝(SiP)System-in-Package是將一個(gè)電子功能系統(tǒng)，或其子系統(tǒng)中的大部分內(nèi)容，甚至全部都安置在一個(gè)封裝內(nèi)。第77頁(yè)，共101頁(yè)，2023年，2月20日，星期六產(chǎn)品尺寸的小型化縮短上市時(shí)間降低了母板的復(fù)雜程度某些性能得以提高降低整個(gè)系統(tǒng)的成本可以分別優(yōu)化各個(gè)IC芯片的加工工藝，最充分地發(fā)揮各個(gè)芯片的性能特點(diǎn)1.Sip的特點(diǎn)第78頁(yè)，共101頁(yè)，2023年，2月20日，星期六2.SIP的主要形式（1）層疊封裝互連一般采用WB和FCB第79頁(yè)，共101頁(yè)，2023年，2月20日，星期六平面分布封裝形式示意圖，此例為AmkorTechnology公司的SuperFCSiP的概念，使用了超微距的BGAFCB技術(shù)。（2）平面分布封裝第80頁(yè)，共101頁(yè)，2023年，2月20日，星期六三星公司的高密度層疊存儲(chǔ)芯片，世界上第一個(gè)六層疊封裝存儲(chǔ)芯片。（1）存儲(chǔ)芯片集成封裝MEMORY/MEMORYSIP3.SIP的主要應(yīng)用第81頁(yè)，共101頁(yè)，2023年，2月20日，星期六AmkorTechnology公司的層疊存儲(chǔ)芯片，用于SD卡芯片的制造。第82頁(yè)，共101頁(yè)，2023年，2月20日，星期六存儲(chǔ)與ASIC芯片的集成封裝，使用了WB和FCB的互連技術(shù)。（2）存儲(chǔ)/控制芯片集成封裝（MEMORY/ASICSIP）第83頁(yè)，共101頁(yè)，2023年，2月20日，星期六ASIC芯片與無(wú)源元件芯片的集成封裝，PIC意為無(wú)源元件整合芯片。（3）控制芯片/無(wú)源元件集成封裝（ASIC/PICSIP）第84頁(yè)，共101頁(yè)，2023年，2月20日，星期六射頻芯片整合ASIC、無(wú)源元件、低通濾波、天線、RF開(kāi)關(guān)等器件于一身，屬于SIP中的最大應(yīng)用，也可以上升到SOP的概念。（4）射頻芯片集成封裝（RFSIP）第85頁(yè)，共101頁(yè)，2023年，2月20日，星期六射頻芯片的成品板，實(shí)現(xiàn)了混合RF信號(hào)的處理和收發(fā)。（4）射頻芯片集成封裝（RFSIP）第86頁(yè)，共101頁(yè)，2023年，2月20日，星期六電源芯片整合驅(qū)動(dòng)IC、MOSFET器件，經(jīng)過(guò)SIP后，變成小型的開(kāi)關(guān)電源芯片。（5）DC－DC電源芯片集成封裝（DCSIP）第87頁(yè)，共101頁(yè)，2023年，2月20日，星期六SIP整合了ASIC和光學(xué)MOMES器件，實(shí)現(xiàn)了片上光交換的概念。（6）光學(xué)MOMES集成封裝（MOMESSIP）第88頁(yè)，共101頁(yè)，2023年，2月20日，星期六